[發(fā)明專利]半導體結(jié)構(gòu)及其形成方法在審
| 申請?zhí)枺?/td> | 202010886718.0 | 申請日: | 2020-08-28 |
| 公開(公告)號: | CN114121658A | 公開(公告)日: | 2022-03-01 |
| 發(fā)明(設(shè)計)人: | 趙瓊洋 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/28;H01L29/423 |
| 代理公司: | 上海知錦知識產(chǎn)權(quán)代理事務所(特殊普通合伙) 31327 | 代理人: | 吳凡 |
| 地址: | 201203 上海市浦東新*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導體 結(jié)構(gòu) 及其 形成 方法 | ||
一種半導體結(jié)構(gòu)及其形成方法,形成方法包括:提供基底;在所述基底上形成功函數(shù)層,形成所述功函數(shù)層的步驟包括一個或多個沉積退火處理,所述沉積退火處理包括:在所述基底上形成單層膜;對所述單層膜進行退火處理。本申請實施例對所述單層膜進行退火處理能夠提供能量,斷開所述單層膜中雜質(zhì)元素與其他元素的化學鍵,排出雜質(zhì)元素,降低所述單層膜中雜質(zhì)元素的含量,提高單層膜的純度,相應的功函數(shù)層的純度更高,在半導體結(jié)構(gòu)工作時,功函數(shù)層能夠更準確的調(diào)節(jié)半導體結(jié)構(gòu)的閾值電壓。
技術(shù)領(lǐng)域
本申請實施例涉及半導體制造領(lǐng)域,尤其涉及一種半導體結(jié)構(gòu)及其形成方法。
背景技術(shù)
在半導體制造中,隨著超大規(guī)模集成電路的發(fā)展趨勢,集成電路特征尺寸持續(xù)減小,為了適應更小的特征尺寸,金屬-氧化物-半導體場效應晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)的溝道長度也相應不斷縮短。然而,隨著器件溝道長度的縮短,器件源極與漏極間的距離也隨之縮短,因此柵極結(jié)構(gòu)對溝道的控制能力隨之變差,柵極電壓夾斷(pinch off)溝道的難度也越來越大,使得亞閾值漏電(subthreshold leakage)現(xiàn)象,即所謂的短溝道效應(short-channel effects,SCE)更容易發(fā)生。
因此,為了更好的適應特征尺寸的減小,半導體工藝逐漸開始從平面MOSFET向具有更高功效的三維立體式的晶體管過渡,如鰭式場效應晶體管(FinFET)。FinFET中,柵極結(jié)構(gòu)至少可以從兩側(cè)對超薄體(鰭部)進行控制,與平面MOSFET相比,柵極結(jié)構(gòu)對溝道的控制能力更強,能夠很好的抑制短溝道效應;柵極結(jié)構(gòu)也從原來的多晶硅柵極結(jié)構(gòu)向金屬柵極結(jié)構(gòu)轉(zhuǎn)變,在金屬柵極結(jié)構(gòu)中的功函數(shù)層能夠調(diào)整半導體結(jié)構(gòu)的閾值電壓。
閾值電壓是晶體管的重要參數(shù),對晶體管的性能具有重要影響。不同功能的晶體管往往對閾值電壓具有不同的要求,在形成不同晶體管的過程中,需要對不同晶體管的閾值電壓進行調(diào)節(jié)。為了對不同晶體管的閾值電壓進行調(diào)節(jié),往往在晶體管的柵介質(zhì)層表面形成功函數(shù)層。通過對功函數(shù)層的厚度和材料的選擇能夠使晶體管具有不同的閾值電壓。
發(fā)明內(nèi)容
本申請實施例解決的問題是提供一種半導體結(jié)構(gòu)及其形成方法,優(yōu)化半導體結(jié)構(gòu)的電學性能。
為解決上述問題,本申請實施例提供一種半導體結(jié)構(gòu)的形成方法,包括:提供基底;在所述基底上形成功函數(shù)層,形成所述功函數(shù)層的步驟包括一個或多個沉積退火處理,所述沉積退火處理包括:在所述基底上形成單層膜;對所述單層膜進行退火處理。
可選的,對所述單層膜進行退火處理的步驟中,通入提純氣體。
可選的,對所述單層膜進行退火處理的步驟中,通入NH3。
可選的,采用原子層沉積工藝在所述基底上形成所述單層膜。
可選的,在所述基底上形成單層膜的步驟中,所述單層膜的厚度為至
可選的,所述單層膜的材料包括TiAl、TiN、TaN、TiC、TiSiN或TaC。
可選的,采用尖峰退火工藝或激光退火工藝對所述單層膜進行退火處理。
可選的,對所述單層膜進行退火處理的步驟中,工藝溫度為450攝氏度至550攝氏度。
可選的,對所述單層膜進行退火處理的步驟中,腔室壓強小于10Torr。
可選的,對所述單層膜進行退火處理的步驟中,工藝時間為5秒至90秒。
可選的,在真空環(huán)境中進行所述沉積退火處理。
可選的,對所述單層膜進行退火處理的步驟中,所述單層膜中的Cl元素的原子百分比低于0.5%。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010886718.0/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)





