[發明專利]一種基于線性反饋移位寄存器的時鐘展頻生成電路

有效

• 申請號: 202010885803.5
• 申請日: 2020-08-28
• 公開（公告）號: CN111900959B
• 公開（公告）日: 2021-06-15
• 發明（設計）人: 廖巨華;竺際隆;李豐軍;張軍
• 申請（專利權）人: 無錫英迪芯微電子科技股份有限公司
• 主分類號: H03K5/1254
• 分類號: H03K5/1254;H03L7/181
• 代理公司: 無錫華源專利商標事務所(普通合伙) 32228
• 代理人: 過顧佳;聶啟新

本發明公開了一種基于線性反饋移位寄存器的時鐘展頻生成電路，涉及數字電路領域，該電路包括隨機數產生子電路、頻率選擇子電路以及時鐘生成子電路，隨機數產生子電路包括若干階的線性反饋移位寄存器以產生隨機數序列，該隨機數序列輸入到頻率選擇子電路中用于控制時鐘展頻信號的高電平持續時間，繼而對時鐘信號進行調制生成時鐘展頻信號，該電路可以更好地降低輸出信號的峰值頻譜，從而達到更佳EMI性能。

技術領域

本發明涉及數字電路領域，尤其是一種基于線性反饋移位寄存器的時鐘展頻生成電路。

背景技術

隨著技術的發展，數字信號的時鐘頻率越來越高，在高頻數字系統中，EMI干擾(Electromagnetic Interference，電磁干擾)也較低頻系統更大，EMI干擾是指電路系統通過傳導或者輻射的方式對于周邊電路系統產生的影響，EMI輕則引起電路性能的降低，導致相關認證無法通過，重則可能導致整個系統失效。

時鐘信號常常是電路系統中頻率最高和邊沿最陡的信號，多數EMI問題的產生和時鐘信號有關，降低EMI的方法有很多種，包括屏蔽、濾波、隔離、鐵氧體磁環、信號邊沿控制以及在PCB中增加電源和GND層等等，另外時鐘展頻(Spread Spectrum Clocking)也是一種有效降低EMI的方法，目前傳統時鐘展頻多用線性調試方法，如三角調試法，但降低EMI的效果有限，也不夠理想。

發明內容

本發明人針對上述問題及技術需求，提出了一種基于線性反饋移位寄存器的時鐘展頻生成電路，本發明的技術方案如下：

一種基于線性反饋移位寄存器的時鐘展頻生成電路，該時鐘展頻生成電路包括隨機數產生子電路、頻率選擇子電路以及時鐘生成子電路；隨機數產生子電路包括若干階的線性反饋移位寄存器，線性反饋移位寄存器的抽頭引出擴頻周期選擇端連接到頻率選擇子電路；

頻率選擇子電路包括第一多路選擇器，隨機數產生子電路引出的擴頻周期選擇端連接到第一多路選擇器的狀態位，第一多路選擇器包括至少兩個輸入端，時鐘周期信號分別通過各條支路上的偏差處理器連接到第一多路選擇器的各個輸入端，每個偏差處理器還分別獲取對應輸入的周期偏差數并根據周期偏差數對時鐘周期信號進行處理，偏差處理器包括加法器和/或減法器；第一多路選擇器的輸出端連接頻率選擇子電路的輸出端連接到時鐘生成子電路；

時鐘生成子電路包括第二多路選擇器、觸發器、減法計數器、加載控制邏輯以及比較邏輯，第二多路選擇器的輸出端連接觸發器的輸入端，觸發器的時鐘端獲取時鐘信號，觸發器的輸出端經過減法計數器進行自減計數后輸入到第二多路選擇器的第一輸入端，第二多路選擇器的第二輸入端連接頻率選擇子電路的輸出端；

觸發器的輸出端經過加載控制邏輯后連接到第二多路選擇器的狀態位，加載控制邏輯在觸發器的輸出信號為0時輸出高電平至第二多路選擇器的狀態位使第二多路選擇器選通第二輸入端、否則輸出低電平至第二多路選擇器的狀態位使第二多路選擇器選通第一輸入端；

觸發器的輸出端還經過比較邏輯后輸出時鐘展頻信號，比較邏輯在觸發器的輸出信號大于時鐘周期信號的一半時輸出高電平、否則輸出低電平，時鐘展頻信號還輸出到隨機數產生子電路中的線性反饋移位寄存器的時鐘端，時鐘展頻信號以時鐘信號為單位計數。

其進一步的技術方案為，在加載控制邏輯中，觸發器的輸出信號進行按位自或后輸入到第三多路選擇器的狀態位，第三多路選擇器的第一輸入端獲取高電平、第二輸入端獲取低電平，第三多路選擇器的輸出端連接第二多路選擇器的狀態位；當觸發器的輸出信號為0時，第三多路選擇器的狀態位輸入低電平并選通第一輸入端輸出高電平，否則，第三多路選擇器的狀態位輸入高電平并選通第二輸入端輸出低電平。

其進一步的技術方案為，線性反饋移位寄存器的n個不同階數處的抽頭分別引出n個擴頻周期選擇端連接到第一多路選擇器的狀態位，則第一多路選擇器包括2ⁿ個輸入端以及n個狀態位，n≥2，第一多路選擇器的n個狀態位分別對應連接n個擴頻周期選擇端。