[發明專利]一種基于線性反饋移位寄存器的時鐘展頻生成電路

有效

• 申請號: 202010885803.5
• 申請日: 2020-08-28
• 公開（公告）號: CN111900959B
• 公開（公告）日: 2021-06-15
• 發明（設計）人: 廖巨華;竺際隆;李豐軍;張軍
• 申請（專利權）人: 無錫英迪芯微電子科技股份有限公司
• 主分類號: H03K5/1254
• 分類號: H03K5/1254;H03L7/181
• 代理公司: 無錫華源專利商標事務所(普通合伙) 32228
• 代理人: 過顧佳;聶啟新

1.一種基于線性反饋移位寄存器的時鐘展頻生成電路，其特征在于，所述時鐘展頻生成電路包括隨機數產生子電路、頻率選擇子電路以及時鐘生成子電路；所述隨機數產生子電路包括若干階的線性反饋移位寄存器，所述線性反饋移位寄存器的抽頭引出擴頻周期選擇端連接到所述頻率選擇子電路；

所述頻率選擇子電路包括第一多路選擇器，所述隨機數產生子電路引出的所述擴頻周期選擇端連接到所述第一多路選擇器的狀態位，所述第一多路選擇器包括至少兩個輸入端，時鐘周期信號分別通過各條支路上的偏差處理器連接到所述第一多路選擇器的各個輸入端，每個所述偏差處理器還分別獲取對應輸入的周期偏差數并根據所述周期偏差數對所述時鐘周期信號進行處理，所述偏差處理器包括加法器和/或減法器；所述第一多路選擇器的輸出端連接所述頻率選擇子電路的輸出端連接到所述時鐘生成子電路；

所述時鐘生成子電路包括第二多路選擇器、觸發器、減法計數器、加載控制邏輯以及比較邏輯，所述第二多路選擇器的輸出端連接所述觸發器的輸入端，所述觸發器的時鐘端獲取時鐘信號，所述觸發器的輸出端經過所述減法計數器進行自減計數后輸入到所述第二多路選擇器的第一輸入端，所述第二多路選擇器的第二輸入端連接所述頻率選擇子電路的輸出端；

所述觸發器的輸出端經過所述加載控制邏輯后連接到所述第二多路選擇器的狀態位，所述加載控制邏輯在所述觸發器的輸出信號為0時輸出高電平至所述第二多路選擇器的狀態位使所述第二多路選擇器選通所述第二輸入端、否則輸出低電平至所述第二多路選擇器的狀態位使所述第二多路選擇器選通所述第一輸入端；

所述觸發器的輸出端還經過所述比較邏輯后輸出時鐘展頻信號，所述比較邏輯在所述觸發器的輸出信號大于所述時鐘周期信號的一半時輸出高電平、否則輸出低電平，所述時鐘展頻信號還輸出到所述隨機數產生子電路中的線性反饋移位寄存器的時鐘端，所述時鐘展頻信號以所述時鐘信號為單位計數。

2.根據權利要求1所述的時鐘展頻生成電路，其特征在于，在所述加載控制邏輯中，所述觸發器的輸出信號進行按位自或后輸入到第三多路選擇器的狀態位，所述第三多路選擇器的第一輸入端獲取高電平、第二輸入端獲取低電平，所述第三多路選擇器的輸出端連接所述第二多路選擇器的狀態位；當所述觸發器的輸出信號為0時，所述第三多路選擇器的狀態位輸入低電平并選通所述第一輸入端輸出高電平，否則，所述第三多路選擇器的狀態位輸入高電平并選通所述第二輸入端輸出低電平。

3.根據權利要求1所述的時鐘展頻生成電路，其特征在于，所述線性反饋移位寄存器的n個不同階數處的抽頭分別引出n個擴頻周期選擇端連接到所述第一多路選擇器的狀態位，則所述第一多路選擇器包括2ⁿ個輸入端以及n個狀態位，n≥2，所述第一多路選擇器的n個狀態位分別對應連接所述n個擴頻周期選擇端。

4.根據權利要求1所述的時鐘展頻生成電路，其特征在于，所述頻率選擇子電路還包括第四多路選擇器，所述第四多路選擇器的一個輸入端連接所述第一多路選擇器的輸出端、另一個輸入端輸入所述時鐘周期信號，所述第四多路選擇器的輸出端連接所述頻率選擇子電路的輸出端，所述第四多路選擇器的狀態位連接展頻使能端。

5.根據權利要求1-4任一所述的時鐘展頻生成電路，其特征在于，每兩條支路上的偏差處理器各自獲取到的輸入的周期偏差數相同或不同。