[發明專利]制造集成電路裝置的方法

在審

• 申請號: 202010878009.8
• 申請日: 2020-08-27
• 公開（公告）號: CN112599415A
• 公開（公告）日: 2021-04-02
• 發明（設計）人: 尹鉉喆;郭旻哲;金中熙;金芝希;樸容臣;黃晶鉉
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/308
• 分類號: H01L21/308;H01L21/027;H01L23/544;G03F7/20
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 趙南;張帆

1.一種制造集成電路裝置的方法，所述方法包括步驟：

在襯底上在用于形成多個芯片的第一區和圍繞所述第一區的第二區中形成特征層，所述特征層在所述第一區中具有平坦上表面，并且在所述第二區中具有臺階差部分；

在所述第一區和所述第二區中的特征層上形成包括多個硬掩模層的硬掩模結構；

形成覆蓋所述硬掩模結構的保護層，使得所述硬掩模結構在所述第一區和所述第二區中不被暴露；

在所述第一區和所述第二區中的保護層上形成光致抗蝕劑層；

通過利用所述第二區中的臺階差部分作為對準標記將所述第一區中的光致抗蝕劑層曝光和顯影，來形成光致抗蝕劑圖案；以及

通過使用所述第一區中的光致抗蝕劑圖案作為蝕刻掩模來蝕刻所述保護層和所述硬掩模結構。

2.根據權利要求1所述的方法，其中，在形成所述硬掩模結構的步驟中，所述多個硬掩模層中的每一個包括第一部分，所述第一部分在所述臺階差部分和所述臺階差部分的邊緣上具有不均勻的厚度，并且

其中，在形成所述保護層的步驟中，所述保護層覆蓋所述硬掩模結構，使得所述第一部分不暴露于外部。

3.根據權利要求1所述的方法，其中，所述多個硬掩模層包括順序地堆疊在所述特征層上的非晶碳層和非晶硅層，并且

其中，形成所述保護層的步驟包括：形成含硅層，所述含硅層接觸所述非晶硅層的上表面，并且包括氧原子、氮原子或它們的組合。

4.根據權利要求1所述的方法，其中，形成所述光致抗蝕劑圖案的步驟包括：通過使用極紫外線將所述光致抗蝕劑層曝光。

5.根據權利要求1所述的方法，其中，所述光致抗蝕劑圖案包括多個島圖案，所述多個島圖案彼此間隔開并在第一方向或與所述第一方向垂直的第二方向上規則地布置。

6.根據權利要求1所述的方法，還包括步驟：

在蝕刻所述保護層和所述硬掩模結構之后，通過使用蝕刻所述硬掩模結構而獲得的硬掩模結構圖案作為蝕刻掩模蝕刻所述第一區上的特征層，來形成包括彼此間隔開并且在第一方向上規則地布置的多個島圖案的特征圖案。

7.根據權利要求1所述的方法，其中，通過化學氣相沉積工藝來執行形成所述硬掩模結構的步驟，并且

其中，通過原子層沉積工藝來執行形成所述保護層的步驟。

8.根據權利要求1所述的方法，還包括步驟：

在形成所述光致抗蝕劑圖案之后且在蝕刻所述硬掩模結構之前，檢查所述光致抗蝕劑圖案；以及

當在檢查所述光致抗蝕劑圖案的步驟中確定所述光致抗蝕劑圖案有缺陷時，執行返工工藝，

其中，執行所述返工工藝包括步驟：

通過去除所述第一區和所述第二區中的所述光致抗蝕劑圖案來暴露所述保護層；

在所述第一區和所述第二區中的保護層上形成新光致抗蝕劑層；以及

通過使用所述第二區中的臺階差部分作為對準標記將所述第一區中的所述新光致抗蝕劑層曝光和顯影，來形成新光致抗蝕劑圖案。

9.根據權利要求8所述的方法，其中，暴露所述保護層的步驟包括：

在所述保護層覆蓋所述硬掩模結構的狀態下，在含氧氣氛下通過灰化工藝來去除所述光致抗蝕劑圖案。

10.根據權利要求1所述的方法，還包括步驟：

在形成所述光致抗蝕劑圖案之后且在蝕刻所述保護層和所述硬掩模結構之前，檢查所述光致抗蝕劑圖案；以及

當在檢查所述光致抗蝕劑圖案的步驟中確定所述光致抗蝕劑圖案有缺陷時，在所述保護層覆蓋所述硬掩模結構的狀態下在含氧氣氛下去除所述光致抗蝕劑圖案，并且再次執行形成所述光致抗蝕劑層的步驟和形成所述光致抗蝕劑圖案的步驟。