[發(fā)明專利]集成電路結構及其形成方法

在審

• 申請?zhí)枺?/td>: 202010873119.5
• 申請日: 2020-08-26
• 公開（公告）號: CN112435958A
• 公開（公告）日: 2021-03-02
• 發(fā)明（設計）人: 林志男;吳家宇;許凱翔;劉定一
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/532
• 代理公司: 北京德恒律治知識產(chǎn)權代理有限公司 11409
• 代理人: 章社杲;李偉

形成集成電路結構的方法包括在第一導電部件上方沉積蝕刻停止層，實施第一處理以使蝕刻停止層非晶化，在蝕刻停止層上方沉積介電層，蝕刻介電層以形成開口，蝕刻穿過蝕刻停止層以將開口延伸至蝕刻停止層中，以及用導電材料填充開口以形成第二導電部件。本發(fā)明的實施例還提供了一種集成電路結構。

技術領域

本發(fā)明的實施例涉及集成電路結構及其形成方法。

背景技術

高密度集成電路，諸如超大規(guī)模集成(VLSI)電路，通常由多個金屬互連件形成，以用作三維布線結構。多個互連件的目的是將密集封裝器件適當?shù)劓溄釉谝黄稹ｋS著集成水平的提高，金屬互連件之間的寄生電容效應相應地增大，從而導致RC延遲和串擾。為了減小寄生電容并且增大金屬互連件之間的傳導速度，通常使用低k介電材料來形成層間介電(ILD)層和金屬間介電(IMD)層。

金屬線和通孔形成在IMD層中。形成工藝可以包括在第一導電部件上方形成蝕刻停止層，以及在蝕刻停止層上方形成低k介電層。圖案化低k介電層和蝕刻停止層以形成溝槽和通孔開口。然后用導電材料填充溝槽和通孔開口，隨后是平坦化工藝以去除過量的導電材料，從而形成金屬線和通孔。

發(fā)明內(nèi)容

本發(fā)明的一些實施例提供了一種形成集成電路結構的方法，包括：在第一導電部件上方沉積第一蝕刻停止層；實施第一處理以使所述第一蝕刻停止層非晶化；在所述第一蝕刻停止層上方沉積介電層；蝕刻所述介電層以形成開口；蝕刻穿過所述第一蝕刻停止層以將所述開口延伸至所述第一蝕刻停止層中；以及用導電材料填充所述開口以形成第二導電部件。

本發(fā)明的另一些實施例提供了一種集成電路結構，包括：第一介電層；第一導電部件，延伸至所述第一介電層中；金屬蓋，位于所述第一導電部件上方并且接觸所述第一導電部件；非晶第一蝕刻停止層，位于所述金屬蓋上方；低k介電層，位于所述非晶第一蝕刻停止層上方；以及第二導電部件，延伸至所述低k介電層和所述非晶第一蝕刻停止層中。

本發(fā)明的又一些實施例提供了一種集成電路結構，包括：第一低k介電層；第一導電部件，延伸至所述第一低k介電層中，其中，所述第一導電部件包括銅；金屬蓋，位于所述第一導電部件上方并且接觸所述第一導電部件；蝕刻停止層，包括：非晶氮化鋁層，位于所述金屬蓋和所述第一低k介電層上方并且接觸所述金屬蓋和所述第一低k介電層，其中，所述非晶氮化鋁層形成第一子蝕刻停止層；第二子蝕刻停止層，位于所述第一子蝕刻停止層上方；以及第三子蝕刻停止層，位于所述第二子蝕刻停止層上方；第二低k介電層，位于所述第三子蝕刻停止層上方；以及導電通孔，延伸至所述第二低k介電層和所述蝕刻停止層中。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發(fā)明的各個方面。應該指出，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1至圖12示出了根據(jù)一些實施例的互連結構的形成中的中間階段的截面圖。

圖13示出了根據(jù)一些實施例的互連結構的部分的示例性輪廓。

圖14示出了根據(jù)一些實施例的用于形成互連結構的工藝流程。

具體實施方式

以下公開內(nèi)容提供了許多用于實現(xiàn)本發(fā)明的不同特征的不同實施例或?qū)嵗Ｏ旅婷枋隽私M件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例，而不旨在限制本發(fā)明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發(fā)明可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。