[發(fā)明專利]存儲器及其制造方法

在審

• 申請?zhí)枺?/td>: 202010872680.1
• 申請日: 2020-08-26
• 公開（公告）號: CN114121778A
• 公開（公告）日: 2022-03-01
• 發(fā)明（設計）人: 盧經文
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528;H01L21/8242;H01L27/108
• 代理公司: 上海晨皓知識產權代理事務所(普通合伙) 31260
• 代理人: 成麗杰

本發(fā)明實施例提供一種存儲器及其制造方法，存儲器包括：基底，所述基底上設置有多條相互分立的位線，所述位線包括依次堆疊設置的位線導電層和位線絕緣層；絕緣層以及電容接觸孔，所述絕緣層位于所述位線導電層側壁以及所述位線絕緣層側壁，所述電容接觸孔位于相鄰所述位線導電層之間，且所述電容接觸孔的側壁露出所述絕緣層，且在沿所述基底指向所述絕緣層的方向上，所述電容接觸孔的開口尺寸逐漸增加。本發(fā)明實施例中電容接觸孔在沿基底指向絕緣層方向上的開口尺寸逐漸增加，使得向電容接觸孔內填充導電材料的填充效果更好，有利于提高在電容接觸孔內形成的電容接觸插塞的導電性能，進而改善存儲器結構的電學性能。

技術領域

本發(fā)明實施例涉及半導體領域，特別涉及一種存儲器及其制造方法。

背景技術

存儲器是用來存儲程序和各種數據信息的記憶部件，按存儲器的使用類型可分為只讀存儲器和隨機存取存儲器。存儲器通常包括電容器以及與電容器連接的晶體管，電容器用來存儲代表存儲信息的電荷，晶體管是控制電容器的電荷流入和釋放的開關。其中，電容器與晶體管之間通過在電容接觸孔中形成的電容接觸插塞連接。

然而，在向存儲器中的電容接觸孔填充導電材料以形成電容接觸插塞時，易出現填充不實的現象，增大電容接觸插塞的電阻，從而影響存儲器的電學性能。

發(fā)明內容

本發(fā)明實施例解決的技術問題為提供一種存儲器及其制造方法，有利于減小在電容接觸孔內形成的電容接觸插塞的電阻。

為解決上述問題，本發(fā)明實施例提供一種存儲器的制造方法，其特征在于，包括：提供基底，所述基底上具有多個相互分立的位線導電層；形成絕緣層，所述絕緣層覆蓋所述位線導電層并填充相鄰所述位線導電層之間的區(qū)域，所述絕緣層的頂面高于所述位線導電層，且在沿所述基底指向所述絕緣層的方向上，后續(xù)的第二刻蝕工藝對所述絕緣層的刻蝕速率逐漸增加；采用第一刻蝕工藝，對位于相鄰所述位線導電層之間的絕緣層進行刻蝕，形成露出所述基底的初始電容接觸孔；采用所述第二刻蝕工藝，對所述初始電容接觸孔的側壁的絕緣層進行刻蝕，形成電容接觸孔，且在沿所述基底指向所述絕緣層的方向上，所述電容接觸孔的開口尺寸逐漸增加，位于所述位線導電層正上方的剩余所述絕緣層作為位線絕緣層。

另外，在進行所述第二刻蝕工藝之前，在沿所述基底指向所述絕緣層的方向上，所述初始電容接觸孔的側壁的絕緣層的致密度逐漸減小。

另外，所述絕緣層為單層結構；采用沉積工藝形成所述絕緣層，且所述沉積工藝采用的沉積工藝溫度逐漸減小。

另外，形成所述絕緣層包括：依次堆疊形成至少兩層基礎絕緣層，所述基礎絕緣層的材料相同，且在沿所述基底指向所述絕緣層的方向上，處于相鄰層的所述基礎絕緣層的致密度逐層減?。磺以谛纬伤龀跏茧娙萁佑|孔的工藝步驟中，所述初始電容接觸孔的側壁露出每一層所述基礎絕緣層。

另外，在所述第一刻蝕工藝之前，形成所述絕緣層包括：形成第一絕緣層，所述第一絕緣層填充相鄰所述位線導電層之間的區(qū)域，且所述第一絕緣層為至少兩層所述基礎絕緣層中距所述基底最近的所述基礎絕緣層。

另外，在所述第一刻蝕工藝之前，形成所述絕緣層還包括：形成頂層絕緣層，所述頂層絕緣層為所述至少兩層基礎絕緣層中距所述基底最遠的所述基礎絕緣層；采用原子層沉積工藝形成所述第一絕緣層，采用化學氣相沉積工藝形成所述頂層絕緣層；或者，采用相同的沉積工藝形成所述第一絕緣層以及所述頂層絕緣層，且形成所述第一絕緣層的沉積工藝溫度大于形成所述頂層絕緣層的沉積工藝溫度。

另外，形成所述絕緣層的工藝步驟包括：在形成所述第一絕緣層之后、形成所述頂層絕緣層之前，在所述第一絕緣層以及所述位線導電層上形成第二絕緣層；在所述第二絕緣層上形成所述頂層絕緣層，所述第一絕緣層、所述第二絕緣層以及所述頂層絕緣層的材料相同，且所述第二刻蝕工藝對所述頂層絕緣層、所述第二絕緣層以及所述第一絕緣層的刻蝕速率逐漸減小。