[發(fā)明專利]一種半導體芯片對準標記的制作方法及半導體芯片

在審

• 申請?zhí)枺?/td>: 202010872619.7
• 申請日: 2020-08-26
• 公開（公告）號: CN112201579A
• 公開（公告）日: 2021-01-08
• 發(fā)明（設計）人: 魏偉;羅燁輝;趙艷黎;王志成;龔芷玉;鄭昌偉;李誠瞻;羅海輝
• 申請（專利權）人: 株洲中車時代半導體有限公司
• 主分類號: H01L21/308
• 分類號: H01L21/308;H01L23/544
• 代理公司: 北京聿宏知識產權代理有限公司 11372
• 代理人: 吳大建;金淼

本發(fā)明公開了一種半導體芯片對準標記的制作方法及半導體芯片，所述方法包括以下步驟：在襯底之上形成外延層；在外延層之上形成掩膜層；通過光刻并刻蝕掩膜層的注入區(qū)窗口和對準標記窗口，直到露出外延層上表面的對應區(qū)域；在注入區(qū)窗口進行離子注入；在除了對準標記窗口之外的半導體芯片表面區(qū)域形成標記光刻層；利用標記光刻層作為掩膜對所述外延層上表面的對應區(qū)域進行刻蝕，將其刻蝕至指定深度；去除標記光刻層和所述掩膜層。本發(fā)明在形成注入區(qū)窗口的同時，也在劃片道上形成對準標記，通過光刻刻蝕把掩膜層的對準標記傳遞到外延層上形成永久標記，作為后續(xù)光刻涂層的對準標記，降低了兩層間對準精度偏差值，提升了套刻精度。

技術領域

本發(fā)明涉及半導體芯片技術領域，尤其涉及一種半導體芯片對準標記的制作方法及半導體芯片。

背景技術

隨著半導體技術的發(fā)展，半導體芯片的臨界尺寸越來越小，芯片的集成度也越來越高，對半導體制造工藝的要求越來越嚴格，因此，需要在工藝過程中盡可能地降低每一道工序的誤差，提高良品率。

SiC MOSFET半導體芯片具有低導通電阻、開關速度快、耐高溫等特點，在高壓變頻、新能源汽車、軌道交通等領域具有巨大的應用優(yōu)勢，但是SiC材質的功率半導體器件在制造中由于材料特殊性造成的特殊工藝流程，給多層套準增加了很大的工藝難度。

以SiC MOSFET半導體芯片為例，剖面結構示意圖如圖1，芯片的溝道長度直接受P阱和N+的套刻精度影響，傳統(tǒng)的工藝流程是先在SiC外延上通過光刻-刻蝕形成標記層，再先后執(zhí)行P阱區(qū)和N+區(qū)的光刻-刻蝕-注入工藝步驟。當芯片的溝道長度縮短時，光刻對準工藝需具備極高的精度要求，對工藝制造帶來的極大的挑戰(zhàn)。

在SiC材質的半導體芯片制造流程中，如先在SiC外延上形成標記圖形，后續(xù)圖層在光刻時以首層標記圖形作為標記識別對象，當設備本身因素造成的層間對準精度偏差值為△L時，然后P阱層與N+層同時向標記層進行對準時，兩層關鍵層的對準精度偏差將可能為2△L，誤差增大了一倍。

為提高層間套刻精度，現有技術有的通過將X和Y標記分開，提高套刻對準標記的分辨率，提高光刻對準精度；有的通過對光刻機臺的吸附裝置進行改進，有效改善晶片形變來提高對準精度；有的通過在晶圓上對套準標記識別圖形進行改進，提高的對準精度的識別性，以提高產品良率；有的通過在晶圓背面設計一組光刻標記，改用探測器識別晶圓背面光刻對準方法，避免了采用其他不在同一水平面的標記而導致的光刻精度下降問題；有的通過形成多組子標記組成主標記與標準主標記相同結構，實現同時與多層的對準，提高光刻精度，通過改良光刻遮罩，通過增加移向透鏡，提高光刻邊緣的深紫外光分辨率。

故需要一種能更加提高層間套刻精度的方法，使得兩層關鍵層的對準精度偏差保持在容許的△L內。

發(fā)明內容

本發(fā)明提供了一種半導體芯片對準標記的制作方法及對準標記，所述制作方法解決了兩層關鍵層的對準精度偏差將可能為2△L，誤差增大了一倍的技術問題，提高了溝道對準精度。

本發(fā)明提供了一種半導體芯片對準標記的制作方法，包括以下步驟：

在襯底之上形成外延層；

在所述外延層之上形成掩膜層；

通過光刻并刻蝕所述掩膜層的注入區(qū)窗口和對準標記窗口，直到露出所述注入區(qū)窗口和所述對準標記窗口下方的所述外延層上表面的對應區(qū)域；

在所述注入區(qū)窗口進行離子注入；

在除了所述對準標記窗口之外的所述半導體芯片表面區(qū)域形成標記光刻層；

利用所述標記光刻層作為掩膜對所述對準標記窗口下方的所述外延層上表面的對應區(qū)域進行刻蝕，并將其刻蝕至指定深度；

去除所述標記光刻層和所述掩膜層。