[發(fā)明專利]CMOS器件及其形成方法

在審

• 申請?zhí)枺?/td>: 202010872435.0
• 申請日: 2020-08-26
• 公開（公告）號: CN111785689A
• 公開（公告）日: 2020-10-16
• 發(fā)明（設(shè)計(jì)）人: 劉憲周
• 申請（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種CMOS器件的形成方法，其特征在于，包括：

提供襯底，在所述襯底上形成第一阱區(qū)和第二阱區(qū)；

在所述第一阱區(qū)和所述第二阱區(qū)上形成柵氧化層，位于所述第一阱區(qū)的柵氧化層厚度小于位于所述第二阱區(qū)的柵氧化層厚度；

在所述第一阱區(qū)的柵氧化層和所述第二阱區(qū)的柵氧化層上依次形成多晶硅層、保護(hù)層和硬掩膜層；

刻蝕所述硬掩膜層、所述保護(hù)層和所述多晶硅層，形成分別位于所述第一阱區(qū)和所述第二阱區(qū)上方的多晶硅柵級；

形成至少覆蓋所述多晶硅柵級側(cè)壁的側(cè)墻；以及

以所述硬掩膜層為掩膜執(zhí)行漏極輕摻雜。

2.如權(quán)利要求1所述的CMOS器件的形成方法，其特征在于，所述側(cè)墻通過沉積薄高溫氧化物膜形成。

3.如權(quán)利要求1所述的CMOS器件的形成方法，其特征在于，以所述硬掩膜層為掩膜執(zhí)行源漏輕摻雜之后，還包括：

去除所述硬掩膜層。

4.如權(quán)利要求1所述的CMOS器件的形成方法，其特征在于，形成所述多晶硅柵級之后，形成至少覆蓋所述多晶硅柵級側(cè)壁的所述側(cè)墻之前還包括：執(zhí)行快速熱氧化退火。

5.如權(quán)利要求4所述的CMOS器件的形成方法，其特征在于，所述快速熱氧化退火工藝包括：在干燥O₂環(huán)境中，退火溫度范圍：1000℃～1200℃，退火時(shí)間30s～60s。

6.如權(quán)利要求1所述的CMOS器件的形成方法，其特征在于，所述第一阱區(qū)上形成第一電壓晶體管，所述第二阱區(qū)上形成第二電壓晶體管，所述第一電壓小于所述第二電壓。

7.如權(quán)利要求6所述的CMOS器件的形成方法，其特征在于，所述第一電壓包括：1.2V或1.5V；所述第二電壓包括：5V或12V。

8.一種CMOS器件，其特征在于，包括：

襯底，所述襯底上形成有第一阱區(qū)和第二阱區(qū)；所述第一阱區(qū)和所述第二阱區(qū)上均形成有柵氧化層，位于所述第一阱區(qū)的柵氧化層厚度小于位于所述第二阱區(qū)的柵氧化層厚度；

所述第一阱區(qū)的柵氧化層和所述第二阱區(qū)的柵氧化層上均依次層疊形成有多晶硅柵極、保護(hù)層和硬掩膜層；

所述多晶硅柵極的側(cè)壁形成有側(cè)墻；

所述第一阱區(qū)和所述第二阱區(qū)均形成有輕摻雜漏區(qū)。

9.如權(quán)利要求8所述的CMOS器件，其特征在于，所述側(cè)墻還覆蓋所述保護(hù)層的側(cè)壁，所述側(cè)墻的底部覆蓋所述柵氧化層的兩端被所述多晶硅柵極暴露出的部分。

10.如權(quán)利要求8所述的CMOS器件，其特征在于，所述硬掩模層包括氮化硅層，所述保護(hù)層包括氧化硅層。