[發(fā)明專利]靜態(tài)隨機存取存儲器器件及其形成方法

在審

• 申請?zhí)枺?/td>: 202010869890.5
• 申請日: 2020-08-26
• 公開（公告）號: CN113140244A
• 公開（公告）日: 2021-07-20
• 發(fā)明（設(shè)計）人: 趙威丞;藤原英弘;林志宇
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413;G11C11/41;G11C11/416
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種靜態(tài)隨機存取存儲器(SRAM)器件，包括：

第一存儲器陣列，包括多個存儲器單元，每個存儲器單元包括連接至位線的具有第一閾值電壓的第一傳輸門晶體管；

第二存儲器陣列，包括多個存儲器單元，每個存儲器單元包括連接至所述位線的具有第二閾值電壓的第二傳輸門晶體管；以及

外圍輸入輸出(I/O)電路，連接至所述位線；

其中，所述第一存儲器陣列位于所述外圍輸入輸出電路和所述第二存儲器陣列之間。

2.根據(jù)權(quán)利要求1所述的靜態(tài)隨機存取存儲器器件，其中，所述第一閾值電壓大于所述第二閾值電壓。

3.根據(jù)權(quán)利要求2所述的靜態(tài)隨機存取存儲器器件，其中，條單元將所述第一存儲器陣列與所述第二存儲器陣列分隔開。

4.根據(jù)權(quán)利要求3所述的靜態(tài)隨機存取存儲器器件，其中，所述第一存儲器陣列包括第一子陣列和通過條單元與所述第一子陣列分隔開的第二子陣列，其中，所述第二存儲器陣列包括第三子陣列和和通過條單元與所述第三子陣列分隔開的第四子陣列。

5.根據(jù)權(quán)利要求3所述的靜態(tài)隨機存取存儲器器件，還包括：

寫入電流跟蹤單元的列，每個跟蹤單元設(shè)置在所述第一存儲器陣列和所述第二存儲器陣列的行內(nèi)。

6.根據(jù)權(quán)利要求5所述的靜態(tài)隨機存取存儲器器件，其中，設(shè)置在所述第一存儲器陣列內(nèi)的跟蹤單元具有第一跟蹤閾值電壓，并且設(shè)置在所述第二存儲器陣列內(nèi)的跟蹤單元具有第二跟蹤閾值電壓。

7.根據(jù)權(quán)利要求6所述的靜態(tài)隨機存取存儲器器件，其中，所述第一跟蹤閾值電壓大于所述第二跟蹤閾值電壓。

8.根據(jù)權(quán)利要求1所述的靜態(tài)隨機存取存儲器器件，還包括：

第三存儲器陣列，包括多個存儲器單元，每個存儲器單元包括連接至所述位線的具有第三閾值電壓的第三傳輸門晶體管；

其中，所述第一存儲器陣列和所述第二存儲器陣列位于所述外圍輸入輸出電路和所述第三存儲器陣列之間。

9.一種靜態(tài)隨機存取存儲器(SRAM)器件，包括：

第一存儲器陣列，包括連接至位線的多個存儲器單元，所述多個存儲器單元中的每個具有第一閾值電壓；

第二存儲器陣列，包括連接至所述位線的多個存儲器單元，所述多個存儲器單元中的每個具有第二閾值電壓；

外圍輸入輸出(I/O)電路，連接至所述位線；

寫入電流跟蹤單元的列，每個跟蹤單元設(shè)置在所述第一存儲器陣列和所述第二存儲器陣列的行內(nèi)；

其中，所述第一存儲器陣列位于所述外圍輸入輸出電路和所述第二存儲器陣列之間。

10.一種形成靜態(tài)隨機存取存儲器(SRAM)器件的方法，包括：

提供包括多個存儲器單元的第一存儲器陣列，每個存儲器單元包括具有第一閾值電壓的第一傳輸門晶體管；

提供包括多個存儲器單元的第二存儲器陣列，每個存儲器單元包括具有第二閾值電壓的第二傳輸門晶體管；

將所述第一傳輸門晶體管耦合至位線，并且將所述第二傳輸門晶體管耦合至所述位線；

將外圍輸入輸出(I/O)電路耦合至所述位線，其中，所述第一存儲器陣列位于所述外圍輸入輸出電路和所述第二存儲器陣列之間；以及

提供寫入電流跟蹤單元的列，所述寫入電流跟蹤單元包括設(shè)置在所述第一存儲器陣列的行內(nèi)并且具有第一跟蹤閾值電壓的第一跟蹤單元以及設(shè)置在所述第二存儲器陣列的行內(nèi)并且具有第二跟蹤閾值電壓的第二跟蹤單元。