[發明專利]應用于GS/s流水線ADC推挽輸出級驅動的MDAC

有效

• 申請號: 202010864749.6
• 申請日: 2020-08-25
• 公開（公告）號: CN112152627B
• 公開（公告）日: 2023-02-24
• 發明（設計）人: 劉馬良;張晨曦;張乘皓;朱樟明;楊銀堂
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H03M1/14
• 分類號: H03M1/14
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 劉長春

本發明實施例提供的一種應用于GS/s流水線ADC推挽輸出級作驅動的高速MDAC，通過在運放輸出端與流水線ADC第二級之間加入推挽輸出級，推挽輸出級電路的加入隔離了運放與流水線ADC第二級采樣電容，從而減小了運放所驅動的負載電容。此外推挽輸出級電路本身具有高容性負載驅動能力的特點，所以推挽輸出級電路可以將運放傳遞來的余差信號快速建立在流水線ADC第二級采樣電容上。相較于傳統的運放直接連接流水線第二級的采樣電容的結構，本發明縮短了整體MDAC的建立時間，實現了高速MDAC。

技術領域

本發明涉及混合信號集成電路設計領域，具體涉及一種應用于GS/s流水線ADC推挽輸出級驅動的MDAC。

背景技術

流水線ADC是實現高速高精度ADC的一種常用結構，該結構中第一級MDAC的輸出端會連接負載電容CL，該負載電容也是流水線ADC第二級的采樣電容，運放直接驅動負載電容CL，由于跨導運放的電容驅動能力本就不好，并且負載電容CL的容值很大一般在百fF量級，這不僅會使得運放的建立時間很長還可能會影響運放的穩定性，導致其進一步提高采樣率十分困難。

鑒于此，本發明提出了一種GS/s流水線推挽輸出級作驅動的高速MDAC，用于縮短流水線ADC級間誤差信號的建立時間。

發明內容

為了解決現有技術中存在的上述問題，本發明提供了一種應用于GS/s流水線ADC推挽輸出級驅動的MDAC。本發明要解決的技術問題通過以下技術方案實現：

本發明實施例提供的一種應用于GS/s流水線ADC推挽輸出級驅動的MDAC，包括量化模塊、殘差放大模塊以及負載電容CL，所述量化模塊用于量化和運算產生量化結果和未經放大的殘差信號，所述殘差放大模塊用于放大所述殘差信號，并驅動所述負載電容CL，所述殘差放大模塊包括：反向放大器以及推挽輸出級電路，所述量化模塊的輸出端與所述反向放大器的輸入端相連，所述推挽輸出級電路的輸入端與所述反向放大器的輸出端相連，所述推挽輸出級電路包括：第一電容C1、第二電容C2第一電阻R1、第二電阻R2、第一MOS管M_a以及第二MOS管M_b，所述反向放大器的第一輸出端分別與所述第一電容C1的一端以及所述第二電容C2的一端相連，所述第一電容C1的另一端分別與所述第一電阻R1的一端以及所述第一MOS管M1的柵極相連，所述第一電阻R1的另一端接入第一偏置電壓VB1，所述第二電容C2的另一端分別與所述第二電阻R2的一端以及所述第二MOS管M2的柵極相連，所述第二電阻R2的另一端接入第二偏置電壓VB2，所述第一MOS管M1的源極分別與所述第二MOS管M2的源極以及流水線ADC的第二級的負載電容CL的一端相連，所述第一MOS管M1的漏極與電源正極VDD相連，所述第二MOS管M2的漏極與數字地GND相連，所述負載電容CL的另一端與數字地GND相連。

可選的，所述反向放大器由由兩級互補共源極正反饋運算放大器、第三電容CS以及第四電容CF構成，所述兩級互補共源極正反饋運算放大器中的第一級互補共源極正反饋運算放大器的正輸入端分別與所述第三電容CS的一端以及第四電容CF的一端相連，所述第三電容CS的另一端與所述量化模塊的輸出相連，所述第一級互補共源極正反饋運算放大器的輸出端與第二級互補共源極正反饋運算放大器的輸入端相連，所述第四電容CF的另一端分別與第二級互補共源極正反饋運算放大器的輸出端、所述第一電容C1的一端以及所述第二電容C2的一端相連。