[發明專利]應用于GS/s流水線ADC推挽輸出級驅動的MDAC

有效

• 申請號: 202010864749.6
• 申請日: 2020-08-25
• 公開（公告）號: CN112152627B
• 公開（公告）日: 2023-02-24
• 發明（設計）人: 劉馬良;張晨曦;張乘皓;朱樟明;楊銀堂
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H03M1/14
• 分類號: H03M1/14
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 劉長春

1.一種應用于GS/s流水線ADC推挽輸出級驅動的MDAC，包括量化模塊、殘差放大模塊以及負載電容(CL)，所述量化模塊用于量化和運算產生量化結果和未經放大的殘差信號，所述殘差放大模塊用于放大所述殘差信號，并驅動所述負載電容(CL)，其特征在于，所述殘差放大模塊包括：反向放大器以及推挽輸出級電路，所述量化模塊的輸出端與所述反向放大器的輸入端相連，所述推挽輸出級電路的輸入端與所述反向放大器的輸出端相連，所述推挽輸出級電路包括：第一電容(C1)、第二電容(C2)第一電阻(R1)、第二電阻(R2)、第一MOS管(M_a)以及第二MOS管(M_b)，所述反向放大器的第一輸出端分別與所述第一電容(C1)的一端以及所述第二電容(C2)的一端相連，所述第一電容(C1)的另一端分別與所述第一電阻(R1)的一端以及所述第一MOS管(M_a)的柵極相連，所述第一電阻(R1)的另一端接入第一偏置電壓(VB1)，所述第二電容(C2)的另一端分別與所述第二電阻(R2)的一端以及所述第二MOS管(M_b)的柵極相連，所述第二電阻(R2)的另一端接入第二偏置電壓(VB2)，所述第一MOS管(M_a)的源極分別與所述第二MOS管(M_b)的源極以及流水線ADC的第二級的負載電容(CL)的一端相連，所述第一MOS管(M_a)的漏極與電源正極(VDD)相連，所述第二MOS管(M_b)的漏極與數字地(GND)相連，所述負載電容(CL)的另一端與數字地(GND)相連。

2.根據權利要求1所述的一種應用于GS/s流水線ADC推挽輸出級驅動的MDAC，其特征在于，所述反向放大器由兩級互補共源極正反饋運算放大器、第三電容(CS)以及第四電容(CF)構成，所述兩級互補共源極正反饋運算放大器中的第一級互補共源極正反饋運算放大器的正輸入端分別與所述第三電容(CS)的一端以及第四電容(CF)的一端相連，所述第三電容(CS)的另一端與所述量化模塊的輸出相連，所述第一級互補共源極正反饋運算放大器的輸出端與第二級互補共源極正反饋運算放大器的輸入端相連，所述第四電容(CF)的另一端分別與第二級互補共源極正反饋運算放大器的輸出端、所述第一電容(C1)的一端以及所述第二電容(C2)的一端相連。

3.根據權利要求2所述的一種應用于GS/s流水線ADC推挽輸出級驅動的MDAC，其特征在于，兩個互補共源極正反饋運算放大器中任一互補共源極正反饋運算放大器包括：第三MOS管(M0)、第四MOS管(M1)、第五MOS管(M2)、第六MOS管(M3)、第七MOS管(M4)、第八MOS管(M5)、第九MOS管(M6)以及共模反饋電路，所述共模反饋電路的輸出端與所述第三MOS管(M0)的柵極相連，所述第三MOS管(M0)的源極與電源正極(VDD)相連，所述第三MOS管(M0)的漏極分別于所述第四MOS管(M1)的源極以及所述第五MOS管(M2)的源極相連，所述第四MOS管(M1)的漏極分別與所述第六MOS管(M3)的漏極、所述第九MOS管(M6)的漏極以及所述第八MOS管(M5)的柵極相連，所述第四MOS管(M1)的柵極分別與輸出端VOUT_IN以及所述第六MOS管(M3)的柵極相連，所述第五MOS管(M2)的漏極分別與所述第八MOS管(M5)的漏極以及所述第七MOS管(M4)的漏極相連，所述第五MOS管(M2)的柵極分別與輸出端VOUT_IP以及所述第七MOS管(M4)的柵極相連，所述第七MOS管(M4)的源極分別與所述第六MOS管(M3)的源極、所述第八MOS管(M5)的源極、所述第九MOS管(M6)的源極以及數字地(GND)相連，第一級互補共源極正反饋運算放大器的輸出是第二級互補共源極正反饋運算放大器的輸入。

4.根據權利要求1所述的一種應用于GS/s流水線ADC推挽輸出級驅動的MDAC，其特征在于，所述第一MOS管(M_a)是N溝道MOS管，所述第二MOS管(M_b)是P溝道MOS管。