[發明專利]半導體存儲器裝置及半導體存儲器裝置的制造方法

在審

• 申請號: 202010861711.3
• 申請日: 2020-08-25
• 公開（公告）號: CN113130506A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 李南宰
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/11568
• 分類號: H01L27/11568;H01L27/11582
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

半導體存儲器裝置及半導體存儲器裝置的制造方法。提供了一種半導體存儲器裝置及其制造方法。該半導體存儲器裝置包括：單元層疊結構，其圍繞第一溝道結構和第二溝道結構；第一源極選擇線，其與單元層疊結構的第一區域交疊，并且圍繞第一溝道結構；以及第二源極選擇線，其與單元層疊結構的第二區域交疊并且圍繞第二溝道結構。第一源極選擇線和第二源極選擇線中的每一者包括與單元層疊結構交疊的第一選擇柵極層、設置在第一選擇柵極層和單元層疊結構之間的第二選擇柵極層以及設置在第一選擇柵極層和第二選擇柵極層之間的第三選擇柵極層。

技術領域

本公開總體上涉及一種半導體存儲器裝置和該半導體存儲器裝置的制造方法，更具體地，涉及一種三維半導體存儲器裝置和三維半導體存儲器裝置的制造方法。

背景技術

半導體存儲器裝置包括能夠存儲數據的多個存儲器單元。存儲器單元可以成三維布置以實現三維半導體存儲器裝置。存儲器單元可以構成多個單元串。單元串可以連接到字線和選擇線。

發明內容

根據本公開的實施方式，一種半導體存儲器裝置可以包括：在第一方向上延伸的第一溝道結構和第二溝道結構；單元層疊結構，其包括層間絕緣層和導電圖案，層間絕緣層和導電圖案在第一方向上交替地設置并且延伸以圍繞第一溝道結構和第二溝道結構；第一源極選擇線，其與單元層疊結構的第一區域交疊并且圍繞第一溝道結構；以及第二源極選擇線，其與單元層疊結構的第二區域交疊并且圍繞第二溝道結構，其中，第一源極選擇線和第二源極選擇線中的每一者包括與單元層疊結構交疊的第一選擇柵極層、設置在第一選擇柵極層和單元層疊結構之間的第二選擇柵極層以及設置在第一選擇柵極層和第二選擇柵極層之間的第三選擇柵極層。

根據本公開的實施方式，一種制造半導體存儲器裝置的方法可以包括：形成具有面向第一基板的底表面的第一選擇柵極層；形成層疊結構，其中層疊結構包括與第一選擇柵極層交疊的第二選擇柵極層以及交替地層疊在第二選擇柵極層上的層間絕緣層和導電圖案；去除第一基板；以及從第一選擇柵極層的底表面蝕刻第一選擇柵極層和第二選擇柵極層，以形成貫穿第一選擇柵極層和第二選擇柵極層的狹縫。

附圖說明

在附圖中，為了圖示清楚，可能放大了尺寸。應當理解，當一元件被稱為在兩個元件“之間”時，它可以是這兩個元件之間的唯一元件，或者也可以存在一個或更多個中間元件。相似的附圖標記始終表示相似的元件。

圖1是示出根據本公開的實施方式的半導體存儲器裝置的框圖。

圖2是示出圖1所示的存儲器單元陣列的電路圖。

圖3是示出圖2所示的存儲器單元陣列的實施方式的立體圖。

圖4A和圖4B是示出柵極層疊結構的平面圖。

圖5A示出沿著圖4A和圖4B中的每一個所示的線A-A’截取的半導體存儲器裝置的截面，并且圖5B示出沿著圖4A和圖4B中的每一個所示的線B-B’截取的半導體存儲器裝置的截面。

圖6是圖5A所示的區域X的放大圖。

圖7A至圖7C是示出存儲器單元陣列的各種實施方式的圖。

圖8A、圖8B、圖9A、圖9B、圖9C、圖10、圖11、圖12、圖13、圖14、圖15A、圖15B、圖15C、圖15D、圖16A、圖16B和圖16C是示出根據本公開的實施方式的半導體存儲器裝置的制造方法的圖。

圖17是示出根據本公開的實施方式的存儲器系統的構造的框圖。

圖18是示出根據本公開的實施方式的計算系統的構造的框圖。

具體實施方式

本文公開的特定的結構性描述或功能性描述僅是例示性的，用于描述根據本公開的構思的實施方式。實施方式可以以各種形式實現，并且不應被解釋為限于本文闡述的特定實施方式。