[發明專利]存儲器子系統的讀取電壓輔助制造測試

在審

• 申請號: 202010861660.4
• 申請日: 2020-08-25
• 公開（公告）號: CN112447255A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 振剛·陳;謝廷俊;S·M·波普
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C29/44
• 分類號: G11C29/44;G11C29/50
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

1.一種系統，其包括：

多個存儲器管芯，每個存儲器管芯包括為所述存儲器管芯存儲多個讀取電壓電平的寄存器；以及

處理裝置，其耦合到所述多個存儲器管芯，其中為了測試所述多個存儲器管芯中的存儲器管芯，所述處理裝置用于：

經由存取存儲在所述存儲器管芯的所述寄存器中的所述多個讀取電壓電平，驗證每個讀取電壓電平是否落入對應的相對電壓范圍內；

選擇所述多個讀取電壓電平中的初始讀取電壓電平，以在所述存儲器管芯的第一最短寫入到讀取W2R延遲范圍或第二最短寫入到讀取W2R延遲范圍中的一個處實現不滿足閾值標準的誤碼率；

使用所述初始讀取電壓電平確定所述存儲器管芯的存儲單元的誤碼率，其中每個存儲單元包括一或多個碼字；以及

響應于以下各項中的一個，將所述存儲器管芯報告為有缺陷：(i)所述多個讀取電壓電平中的讀取電壓電平未通過驗證；或(ii)所述存儲器管芯的一或多個存儲單元的所述誤碼率滿足所述閾值標準。

2.根據權利要求1所述的系統，其中為了驗證每個讀取電壓電平落入對應的相對電壓范圍內，所述處理裝置進一步用于：

驗證第二讀取電壓電平高于所述多個讀取電壓電平中的第一讀取電壓電平；

驗證第三讀取電壓電平高于所述第二讀取電壓電平；以及

驗證第四讀取電壓電平高于所述第三讀取電壓電平。

3.根據權利要求1所述的系統，其中為了驗證每個讀取電壓電平落入對應的相對電壓范圍內，所述處理裝置進一步用于：

驗證第二讀取電壓電平落在第一讀取電壓電平加第一最小偏移電壓與所述第一讀取電壓電平加第一最大偏移電壓之間；

驗證第三讀取電壓電平落在所述第一讀取電壓電平加第二最小偏移電壓與所述第一讀取電壓電平加第二最大偏移電壓之間，其中所述第二最小偏移電壓大于所述第一最小偏移電壓，并且其中所述第二最大偏移電壓大于所述第一最大偏移電壓；以及

驗證第四讀取電壓電平落在所述第一讀取電壓電平加第三最小偏移電壓與所述第一讀取電壓電平加第三最大偏移電壓之間，其中所述第三最小偏移電壓大于所述第二最小偏移電壓，并且其中所述第三最大偏移電壓大于所述第二最大偏移電壓。

4.根據權利要求1所述的系統，其中確定所述誤碼率包括迭代地：

將數據順序地寫入到所述存儲器管芯的多個所述存儲單元，直到最佳W2R延遲周期期滿；

使用所述初始讀取電壓電平，從所述存儲器管芯的所述多個所述存儲單元中順序地讀取所述數據，直到已經讀取了先前寫入的所述多個所述存儲單元，其中在對所述多個存儲單元中的存儲單元進行對應的寫入操作之后的所述最佳W2R延遲周期執行每個讀取操作；以及

基于從所述存儲器管芯的所述多個所述存儲單元順序地讀取所述數據來跟蹤所述誤碼率。

5.根據權利要求4所述的系統，其中確定所述誤碼率進一步包括，在對所述多個所述存儲單元中的最后的存儲單元的最后的寫入操作之后，在順序寫入中引起延遲，直到所述最佳W2R延遲周期期滿。

6.根據權利要求1所述的系統，其中所述處理裝置進一步響應于所述一或多個存儲單元的所述誤碼率超過所述閾值標準不大于閾值百分比：

為所述存儲器管芯選擇所述多個讀取電壓電平中的第二讀取電壓電平，以在所述第一最短W2R延遲范圍或所述第二最短W2R延遲范圍中的另一個處實現不滿足第二閾值標準的誤碼率；

使用所述第二讀取電壓電平確定所述存儲器管芯的存儲單元的第二誤碼率；以及

響應于所述存儲器管芯的一或多個所述存儲單元的所述第二誤碼率滿足所述第二閾值標準而將所述存儲器管芯報告為有缺陷。