[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其制備方法

在審

• 申請?zhí)枺?/td>: 202010855256.6
• 申請日: 2020-08-24
• 公開（公告）號: CN114093818A
• 公開（公告）日: 2022-02-25
• 發(fā)明（設(shè)計）人: 吳公一;陸勇;陳龍陽
• 申請（專利權(quán)）人: 長鑫存儲技術(shù)有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108
• 代理公司: 上海盈盛知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31294
• 代理人: 孫佳胤;高翠花

本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)及其制備方法，所述制備方法包括如下步驟：提供半導(dǎo)體襯底；于所述半導(dǎo)體襯底內(nèi)形成溝槽；形成第一絕緣層，所述第一絕緣層至少覆蓋所述溝槽內(nèi)壁；形成溝道層，所述溝道層至少覆蓋所述第一絕緣層內(nèi)壁；形成第二絕緣層，所述第二絕緣層至少覆蓋所述溝道層內(nèi)壁；于所述溝槽內(nèi)填充字線結(jié)構(gòu)；去除部分半導(dǎo)體襯底、部分第一絕緣層及部分溝道層，于所述第二絕緣層外側(cè)壁形成凹陷區(qū)域；于所述凹陷區(qū)域內(nèi)形成源漏極，所述源漏極與所述溝道層電連接。本發(fā)明的優(yōu)點在于，利用第一絕緣層將溝道層與半導(dǎo)體襯底隔離，從而避免襯底漏電流的產(chǎn)生，提高了半導(dǎo)體結(jié)構(gòu)的可靠性。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其制備方法。

背景技術(shù)

動態(tài)隨機(jī)存儲器(Dynamic Random Access Memory，DRAM)是計算機(jī)等電子設(shè)備中常用的半導(dǎo)體裝置，其由用于存儲數(shù)據(jù)的存儲單元陣列以及位于所述存儲單元陣列外圍的外圍電路組成。每個存儲單元通常包括晶體管和電容器。所述晶體管上的字線電壓能夠控制晶體管的開啟和關(guān)閉，從而通過位線讀取存儲在電容器中的數(shù)據(jù)信息，或者將數(shù)據(jù)信息寫入到電容器中。

隨著制程工藝的不斷發(fā)展，晶體管的尺寸也越小，而晶體管的溝道電場強(qiáng)度不斷增強(qiáng)，隨著DRAM的工藝節(jié)點來到20nm及以下，晶體管的襯底漏電流問題也越來越嚴(yán)重，會導(dǎo)致器件的可靠性問題。例如，器件Snapback擊穿，CMOS電路的拴鎖效應(yīng)(Latch up effect)和器件壽命的降低等。

因此，如何避免襯底漏電流，成為目前亟需解決的問題。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是，提供一種半導(dǎo)體結(jié)構(gòu)及其制備方法，其能夠避免襯底漏電流，提高半導(dǎo)體結(jié)構(gòu)的可靠性。

為了解決上述問題，本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)的制備方法，其包括如下步驟：提供半導(dǎo)體襯底；于所述半導(dǎo)體襯底上形成溝槽；形成第一絕緣層，所述第一絕緣層至少覆蓋所述溝槽內(nèi)壁；形成溝道層，所述溝道層至少覆蓋所述第一絕緣層內(nèi)壁；形成第二絕緣層，所述第二絕緣層至少覆蓋所述溝道層內(nèi)壁；于所述溝槽內(nèi)填充字線結(jié)構(gòu)；去除部分半導(dǎo)體襯底、部分第一絕緣層及部分溝道層，于所述第二絕緣層外側(cè)壁形成凹陷區(qū)域；于所述凹陷區(qū)域內(nèi)形成源漏極，所述源漏極與所述溝道層電連接。

進(jìn)一步，所述半導(dǎo)體襯底具有多個獨立的有源區(qū)，所述有源區(qū)通過淺溝槽隔離結(jié)構(gòu)隔離，所述溝槽形成在所述有源區(qū)內(nèi)。

進(jìn)一步，所述字線結(jié)構(gòu)包括導(dǎo)電結(jié)構(gòu)及位于所述導(dǎo)電結(jié)構(gòu)上的第三絕緣層，所述導(dǎo)電結(jié)構(gòu)包括阻擋層及第一導(dǎo)電層。

進(jìn)一步，形成溝道層的步驟進(jìn)一步包括：至少于所述第一絕緣層內(nèi)壁形成一半導(dǎo)體層；對所述半導(dǎo)體層進(jìn)行摻雜，形成所述溝道層。

進(jìn)一步，對所述半導(dǎo)體層進(jìn)行摻雜的方法是，采用離子注入工藝對所述半導(dǎo)體層進(jìn)行摻雜。

進(jìn)一步，所述第一絕緣層還覆蓋所述半導(dǎo)體襯底上方區(qū)域，所述溝道層還覆蓋位于所述半導(dǎo)體襯底上方的第一絕緣層表面，所述第二絕緣層還覆蓋位于所述半導(dǎo)體襯底上方的溝道層表面，于所述溝槽內(nèi)填充字線結(jié)構(gòu)的步驟進(jìn)一步包括如下步驟：于所述第二絕緣層表面形成所述阻擋層，所述阻擋層還覆蓋半導(dǎo)體襯底上方的第二絕緣層表面；于所述阻擋層表面形成第一導(dǎo)電層，且所述第一導(dǎo)電層填充所述溝槽；回刻所述第一導(dǎo)電層及所述阻擋層，使所述第一導(dǎo)電層及所述阻擋層的頂面低于所述半導(dǎo)體襯底的頂面，并去除所述半導(dǎo)體襯底上方的膜層，以所述第一絕緣層作為刻蝕停止層；形成所述第三絕緣層，所述第三絕緣層填充所述溝槽，并且覆蓋所述半導(dǎo)體襯底上方區(qū)域；去除所述半導(dǎo)體襯底上方的膜層，以所述半導(dǎo)體襯底為刻蝕停止層。

進(jìn)一步，所述第一絕緣層與所述第三絕緣層的材料不同。

進(jìn)一步，于所述凹陷區(qū)域內(nèi)形成源漏極的步驟進(jìn)一步包括：沉積第二導(dǎo)電層，所述第二導(dǎo)電層填充所述凹陷區(qū)域，并覆蓋所述半導(dǎo)體襯底的表面；對所述第二導(dǎo)電層進(jìn)行刻蝕，至所述第三絕緣層停止，以形成所述源漏極。