[發明專利]半導體結構及其制備方法

在審

• 申請號: 202010855256.6
• 申請日: 2020-08-24
• 公開（公告）號: CN114093818A
• 公開（公告）日: 2022-02-25
• 發明（設計）人: 吳公一;陸勇;陳龍陽
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 孫佳胤;高翠花

1.一種半導體結構的制備方法，其特征在于，包括如下步驟：

提供半導體襯底；

于所述半導體襯底內形成溝槽；

形成第一絕緣層，所述第一絕緣層至少覆蓋所述溝槽內壁；

形成溝道層，所述溝道層至少覆蓋所述第一絕緣層內壁；

形成第二絕緣層，所述第二絕緣層至少覆蓋所述溝道層內壁；

于所述溝槽內填充字線結構；

去除部分半導體襯底、部分第一絕緣層及部分溝道層，于所述第二絕緣層外側壁形成凹陷區域；

于所述凹陷區域內形成源漏極，所述源漏極與所述溝道層電連接。

2.根據權利要求1所述的半導體結構的制備方法，其特征在于，所述半導體襯底具有多個獨立的有源區，所述有源區通過淺溝槽隔離結構隔離，所述溝槽形成在所述有源區內。

3.根據權利要求1所述的半導體結構的制備方法，其特征在于，所述字線結構包括導電結構及位于所述導電結構上的第三絕緣層，所述導電結構包括阻擋層及第一導電層。

4.根據權利要求1所述的半導體結構的制備方法，其特征在于，形成溝道層的步驟進一步包括：

至少于所述第一絕緣層內壁形成一半導體層；

對所述半導體層進行摻雜，形成所述溝道層。

5.根據權利要求4所述的半導體結構的制備方法，其特征在于，對所述半導體層進行摻雜的方法是，采用離子注入工藝對所述半導體層進行摻雜。

6.根據權利要求3所述的半導體結構的制備方法，其特征在于，所述第一絕緣層還覆蓋所述半導體襯底上方區域，所述溝道層還覆蓋位于所述半導體襯底上方的第一絕緣層表面，所述第二絕緣層還覆蓋位于所述半導體襯底上方的溝道層表面；

于所述溝槽內填充字線結構的步驟進一步包括如下步驟：

于所述第二絕緣層表面形成所述阻擋層，所述阻擋層還覆蓋所述半導體襯底上方的第二絕緣層表面；

于所述阻擋層表面形成所述第一導電層，且所述第一導電層填充所述溝槽；回刻所述第一導電層及所述阻擋層，使所述第一導電層及所述阻擋層的頂面低于所述半導體襯底的頂面，去除所述半導體襯底上方的膜層，以所述第一絕緣層作為刻蝕停止層；

形成所述第三絕緣層，所述第三絕緣層填充所述溝槽，并且覆蓋所述半導體襯底上方區域；

去除所述半導體襯底上方的膜層，以所述半導體襯底為刻蝕停止層。

7.根據權利要求3所述的半導體結構的制備方法，其特征在于，所述第一絕緣層與所述第三絕緣層的材料不同。

8.根據權利要求3所述的半導體結構的制備方法，其特征在于，于所述凹陷區域內形成源漏極的步驟進一步包括：

沉積第二導電層，所述第二導電層填充所述凹陷區域，并覆蓋所述半導體襯底的表面；

對所述第二導電層進行刻蝕，至所述第三絕緣層停止，以形成所述源漏極。

9.根據權利要求8所述的半導體結構的制備方法，其特征在于，沉積第二導電層的步驟，進一步包括如下步驟：

沉積半導體層，所述半導體層填充所述凹陷區域，并覆蓋所述半導體襯底的表面；

對所述半導體層進行等離子體注入或離子摻雜，以增強所述半導體層的導電性。

10.一種半導體結構，其特征在于，包括：

半導體襯底，所述半導體襯底具有溝槽；

第一絕緣層，覆蓋所述溝槽內壁；

溝道層，覆蓋所述第一絕緣層內壁；

第二絕緣層，覆蓋所述溝道層內壁；

字線結構，填充在所述溝槽內；

源漏極，設置在所述第二絕緣層的外側壁，并與所述溝道層電連接。

11.根據權利要求10所述的半導體結構，其特征在于，所述半導體襯底具有多個獨立的有源區，所述有源區通過淺溝槽隔離結構隔離，所述溝槽形成在所述有源區。