[發(fā)明專利]用于堆疊式微電子裝置的集成群接合和包封的方法和設備

有效

• 申請?zhí)枺?/td>: 202010854795.8
• 申請日: 2020-08-24
• 公開（公告）號: CN112447535B
• 公開（公告）日: 2022-03-01
• 發(fā)明（設計）人: B·P·沃茲;B·R·比茨;邵培賢
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L21/67;H01L23/31;H01L25/065
• 代理公司: 北京律盟知識產(chǎn)權代理有限責任公司 11287
• 代理人: 王龍

本申請案涉及用于堆疊式微電子裝置的集成群接合和包封的方法和設備。用于制造微電子裝置組合件的方法，所述方法包括在襯底上提供相互隔開的微電子裝置堆疊；以及大體上同時包封所述襯底上的所述微電子裝置堆疊，且群接合垂直相鄰的微電子裝置的相互對準的導電元件。本申請案還公開用于實施所述方法的壓縮模制設備，和所產(chǎn)生的微電子裝置組合件。

優(yōu)先權主張

本申請案主張2019年8月28日申請的標題為“用于堆疊式微電子裝置的集成群接合和包封的方法和設備(Methods and Apparatus for Integrated Gang Bonding andEncapsulation of Stacked Microelectronic Devices)”第16/553,504號美國專利申請案的申請日權益。

技術領域

本文所公開的實施例涉及堆疊式微電子裝置的經(jīng)包封組合件的制造。更明確地說，本文所公開的實施例涉及與堆疊式微電子裝置(例如半導體裸片)的模制化合物的集成(例如大體上同時)群接合和包封的方法和設備。

背景技術

隨著電子行業(yè)已走向堆疊式微電子裝置的三維組合件，最常是以堆疊式半導體裸片的形式，在包封裸片堆疊之前，機械和電連接所堆疊裸片的經(jīng)對準導電元件時所引發(fā)的時間和成本已經(jīng)成為一個問題。按照慣例，經(jīng)單分半導體裸片與裸片的和鄰近裸片的墊對準的導柱堆疊，其中待形成的裸片堆疊除頂部裸片之外全部包括穿襯底通孔(TSV，又稱為“穿硅通孔”)，其在每一裸片的相對表面在呈導柱和墊的形式的導電元件處終止。每一裸片堆疊形成于未單分基底晶片、其它塊狀半導體襯底或其它組件的裸片位置的導電元件上并與之對準。導柱可包括單個導電材料，例如銅，或由焊料覆蓋的導電材料。

熱壓接合技術已證實提供組件之間的穩(wěn)健機械和電連接，其中施加熱量和壓力(即，垂直力)來致使半導體裸片的導電元件接合到另一半導體裸片或基底襯底的導電元件。然而，如按照慣例所實踐，當將接合多個堆疊式半導體裸片時，熱壓接合昂貴且耗時，更加常見的要求是使用減小間距的較小導電元件的半導體裸片的三維(3D)組合件以商業(yè)規(guī)模實施。舉例來說，包括四個、八個、十二個或甚至十六個半導體裸片的存儲器裸片堆疊例如可實施于混合存儲器立方體架構中，且可制造在高帶寬存儲器(HBM)架構的情況下包含邏輯裸片的那類堆疊。

舉例來說，當多個半導體裸片將堆疊于塊狀半導體襯底(例如晶片)的裸片位置上時，隨著堆疊形成，給定層級的經(jīng)單分裸片經(jīng)放置且接著逐個地熱壓群接合到基底晶片，或通過熱量和壓力的施加接合到較低層級的裸片，且一個裸片級接一個裸片級重復所述過程，直到實現(xiàn)所要數(shù)目(例如四個裸片、八個裸片等)的裸片堆疊。即使在以晶片級執(zhí)行此類堆疊和群接合時，將了解，此方法也是成本和時間密集的，在繼續(xù)進行以形成下一較高層級之前，要求使用抓放設備來進行堆疊和個別地群接合每一裸片層級的裸片的多個動作。另外，銅到銅導電元件的常規(guī)熱壓接合是固態(tài)擴散接合工藝，其導致在不合需要的高溫(約300℃，即使對于所謂的“低溫”接合也是如此)下進行的兩個抵接金屬表面之間的原子的相互擴散和晶粒生長。此類溫度大大超過了按照慣例用來包封裸片堆疊的電介質(zhì)模制化合物的溫度容差，從而需要在包封之前完成所有裸片堆疊的接合。歸因于裸片的熱預算限制、以及接合后熱機械應力控制和對準準確性約束條件，與熱壓接合相關聯(lián)的較高溫度的避免也是合意的。

發(fā)明內(nèi)容

在一些實施例中，一種制造微電子裝置組合件的方法包括：將支撐在襯底上的至少一個微電子裝置堆疊安置在模制設備中；以及大體上同時至少部分地包封所述至少一個微電子裝置堆疊，且在所述模制設備內(nèi)接合所述至少一個微電子裝置堆疊的相互對準的導電元件。