[發明專利]半導體晶圓及半導體芯片

在審

• 申請號: 202010848274.1
• 申請日: 2020-08-21
• 公開（公告）號: CN113380716A
• 公開（公告）日: 2021-09-10
• 發明（設計）人: 藤井美香
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L23/00
• 分類號: H01L23/00
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

本發明涉及一種半導體晶圓及半導體芯片。根據實施方式，在半導體晶圓，形成有分別設置著電路元件的多個第1區域、及多個第1區域之間的第2區域。半導體晶圓在多個第1區域的邊緣與第2區域中將多個第1區域單片化時要被切斷的第3區域之間，具備在沿與襯底的表面垂直的第1方向延伸的第1凹部嵌入有第1嵌入材料的第1結構體。

相關申請案的引用

本申請案享有2020年3月9日提出申請的日本專利申請案2020-039826號的優先權的利益，且該日本專利申請案的所有內容被引用在本申請案中。

技術領域

一般來說，本實施方式涉及一種半導體晶圓及半導體芯片。

背景技術

半導體芯片是通過利用例如切割工序將設置有多個芯片區域的半導體晶圓的各個芯片區域分離而產生的。在芯片區域間，設置有切割時可以犧牲的區域。設置在芯片區域間的該區域可稱為切口區域。

將半導體晶圓切割以使其單片化成半導體芯片時，或者使其單片化成半導體芯片后，有時在切口區域中材料膜會從襯底剝離。如果材料膜的剝離所致的裂痕從切口區域向芯片區域延展，那么會造成半導體芯片不良。

發明內容

根據本實施方式，在半導體晶圓，形成有分別設置著電路元件的多個第1區域、及所述多個第1區域之間的第2區域。所述半導體晶圓在所述多個第1區域的邊緣與所述第2區域中將所述多個第1區域單片化時要被切斷的第3區域之間，具備在沿與襯底的表面垂直的第1方向延伸的第1凹部嵌入有第1嵌入材料的第1結構體。

附圖說明

圖1是從正面側觀察第1實施方式的半導體晶圓的俯視圖的一例。

圖2是從第1實施方式的半導體晶圓的正面觀察的局部放大俯視圖。

圖3是沿圖2中的切斷線III-III切斷所見的剖視圖。

圖4是在圖3的切割線的位置利用刀片進行切斷之后的第1實施方式的半導體晶圓的剖視圖。

圖5是第1實施方式的斷裂面的放大圖。

圖6(A)～(D)是用來說明形成第1實施方式的引導結構的工序的一例的示意圖。

圖7是表示半導體芯片為具有三維存儲單元陣列的NAND(Not And，與非)型閃速存儲器的存儲器芯片的情況下的第1實施方式的半導體晶圓的構成的示意圖。

圖8是用來說明第2實施方式的引導結構的一例的圖。

圖9是在切割線的位置利用刀片進行切斷之后的第2實施方式的半導體晶圓的剖視圖。

圖10(A)～(E)是用來說明形成第2實施方式的引導結構的工序的一例的示意圖。

圖11是用來說明第3實施方式的引導結構的一例的圖。

圖12是將第3實施方式的引導結構的截面放大的圖。

圖13是在切割線的位置利用刀片進行切斷之后的第3實施方式的半導體晶圓的剖視圖。

圖14是在切割線的位置利用刀片進行切斷之后的第3實施方式的半導體晶圓的另一示例的剖視圖。

圖15是第4實施方式的半導體晶圓的剖視圖。

圖16是在切割線的位置利用刀片進行切斷之后的第4實施方式的半導體晶圓的剖視圖。

圖17是從第5實施方式的半導體晶圓的正面觀察的局部放大俯視圖。

圖18是沿圖17中的切斷線XVIII-XVIII切斷所見的剖視圖。