[發明專利]半導體晶圓及半導體芯片在審
| 申請號： | 202010848274.1 | 申請日： | 2020-08-21 |
| 公開（公告）號： | CN113380716A | 公開（公告）日： | 2021-09-10 |
| 發明（設計）人： | 藤井美香 | 申請（專利權）人： | 鎧俠股份有限公司 |
| 主分類號： | H01L23/00 | 分類號： | H01L23/00 |
| 代理公司： | 北京律盟知識產權代理有限責任公司 11287 | 代理人： | 張世俊 |
| 地址： | 日本*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 半導體 芯片 | ||
1.一種半導體晶圓，
形成有分別設置著電路元件的多個第1區域、及所述多個第1區域之間的第2區域，且
在所述多個第1區域的邊緣與所述第2區域中將所述多個第1區域單片化時要被切斷的第3區域之間，具備在沿與襯底的表面垂直的第1方向延伸的第1凹部嵌入有第1嵌入材料的第1結構體。
2.根據權利要求1所述的半導體晶圓，其中
在所述襯底上設置有器件層，且
所述第1結構體使所述器件層朝向所述第1方向延伸。
3.根據權利要求2所述的半導體晶圓，其中
在所述第1結構體的上方或所述第1結構體與所述邊緣之間，設置有從所述器件層的表面朝向所述襯底凹陷的槽部。
4.根據權利要求1所述的半導體晶圓，其中
在所述第1嵌入材料之中形成有空隙。
5.根據權利要求1所述的半導體晶圓，其中
所述第1嵌入材料的韌性比和所述第1嵌入材料相鄰而直接接觸的膜小。
6.根據權利要求1所述的半導體晶圓，其中
所述第1嵌入材料與和所述第1嵌入材料相鄰而直接接觸的膜的密接力為規定大小以下。
7.根據權利要求4所述的半導體晶圓，其中
所述第1嵌入材料包含沿著所述半導體晶圓的表面方向積層且在所述第1方向延伸的第1膜及第2膜，且
所述第1膜與所述第2膜之間的密接力小于所述第1膜與處于所述第1凹部的外側且和所述第1膜相鄰而直接接觸的膜的密接力、或所述第2膜與處于所述第1凹部的外側且和所述第2膜相鄰而直接接觸的膜的密接力。
8.根據權利要求7所述的半導體晶圓，其中
所述第1膜由選自WSi、W、SiN、SiCN及a-Si的一者構成，且
所述第2膜由SiO2構成。
9.根據權利要求1所述的半導體晶圓，其中
所述第1區域具備在沿所述第1方向延伸的第2凹部嵌入有第2嵌入材料的第2結構體，且
所述第1凹部與所述第2凹部由共通的工序形成。
10.根據權利要求9所述的半導體晶圓，其中
在所述多個第1區域分別設置有在所述芯片區域內沿著所述邊緣設置的壁狀的結構體，且
所述第2結構體為所述壁狀的結構體。
11.根據權利要求10所述的半導體晶圓，其中
所述第1嵌入材料的組成與所述第2嵌入材料的組成等同。
12.根據權利要求1所述的半導體晶圓，其中
所述第1結構體為以包圍所述多個第1區域各者的方式形成的壁狀的結構體。
13.一種半導體芯片，具備：
半導體襯底，包含設置有電路元件的第1區域、及形成在所述第1區域的周圍的第2區域；
器件層，形成在所述半導體襯底；以及
第1結構體，形成在所述第2區域的所述器件層，且在沿與所述半導體襯底的表面垂直的第1方向延伸的第1凹部嵌入有第1嵌入材料。
14.根據權利要求13所述的半導體芯片，其中
在所述第2區域的外周部，具有在所述第1方向延伸的切斷面、垂直于所述第1方向的剝離面、以及在所述第1方向延伸且露出的第1膜。
15.根據權利要求14所述的半導體芯片，其中
所述第1膜具有隨著朝向所述第1方向的1個方向而從所述第1區域側向所述第2區域側、或從所述第2區域側向所述第1區域側傾斜的傾斜面。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于鎧俠股份有限公司，未經鎧俠股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202010848274.1/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：信息處理裝置、信息處理方法及計算機可讀介質
- 下一篇：半導體裝置
