[發明專利]半導體器件

在審

• 申請號: 202010844767.8
• 申請日: 2020-08-20
• 公開（公告）號: CN112448712A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 紙丸大
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 李輝

1.一種半導體器件，包括：

焊盤；

通過電源電壓而操作的內部邏輯電路；

輸出緩沖器，被配置為基于來自所述內部邏輯電路的輸出信號來驅動耦合至所述焊盤的外部電路；

保護電壓生成電路，被配置為將分壓和所述電源電壓中的較大者作為保護電壓輸出，所述分壓是通過對施加到所述焊盤的電壓進行分壓而獲得的；以及

第一保護電路，通過所述保護電壓而操作、并且被配置為當大于所述保護電位的電壓被施加到所述焊盤時保護所述內部邏輯電路和所述輸出緩沖器。

2.根據權利要求1所述的半導體器件，

其中所述保護電壓生成電路包括：

第一生成電路，被配置為輸出所述分壓；以及

第二生成電路，被配置為將所述分壓和所述電源電壓中的所述較大者作為所述保護電壓輸出到輸出節點，

其中所述第二生成電路包括：

第一P型晶體管，具有第一電極、第二電極和控制電極，所述分壓被輸入到所述第一電極，所述電源電壓被輸入到所述控制電極，所述第二電極耦合至所述輸出節點；以及

第二P型晶體管，具有第一電極、第二電極和控制電極，所述電源電壓被輸入到所述第一電極，所述分壓被輸入到所述控制電極，所述第二電極耦合至所述輸出節點。

3.根據權利要求2所述的半導體器件，

其中所述第一生成電路包括多個電阻器，所述多個電阻器被串聯地耦合在所述焊盤與接地節點之間，所述接地電壓被施加到所述接地節點。

4.根據權利要求2所述的半導體器件，

其中所述第一生成電路包括多個晶體管，所述多個晶體管被串聯地以二極管接法連接在所述焊盤與被施加接地電壓的接地節點之間。

5.根據權利要求4所述的半導體器件，

其中所述第一生成電路進一步包括：

第一開關，被布置在所述多個所述晶體管之間、并且由來自所述內部邏輯電路的控制信號控制；

第二開關，被布置在輸出所述分壓的分壓節點與所述接地節點之間、并且由所述控制信號控制，

其中所述第二開關的狀態與所述第一開關的所述狀態互補。

6.根據權利要求1所述的半導體器件，

其中所述輸出緩沖器包括第三P型晶體管，所述第三P型晶體管具有第一電極和第二電極，所述保護電壓被輸入到所述第一電極，所述第二電極耦合至所述焊盤，

其中，在所述保護電壓生成電路輸出所述保護電壓時，所述第一保護電路被配置為將來自所述內部邏輯電路的所述輸出電壓供應給所述第三晶體管的控制電極，并且

其中，當大于所述保護電壓的所述電壓被供應給所述焊盤時，所述第一保護電路向所述第三P型晶體管的所述控制電極供應所述焊盤的所述電壓。

7.根據權利要求6所述的半導體器件，

其中所述第一保護電路包括第四P型晶體管，所述第四P型晶體管具有第一電極、第二電極和控制電極，所述第一電極耦合至所述焊盤，所述第二電極耦合至所述第三P型晶體管的所述控制電極，并且所述保護電壓被輸入到所述第四P型晶體管的控制電極。

8.根據權利要求1所述的半導體器件，

其中所述輸出緩沖器包括：

第三P型晶體管，具有第一電極，所述電源電壓被輸入到所述第一電極；

第四P型晶體管，具有第一電極和第二電極，所述第一電極耦合至所述第三P型晶體管的第二電極，所述第二電極耦合至所述焊盤，

其中，在所述保護電壓生成電路輸出所述保護電壓時，所述第一保護電路將來自所述內部邏輯電路的所述輸出信號輸出到所述第四P型晶體管的所述控制電極，

其中所述第一保護電路具有通過所述保護電壓而操作的反相器，并且

其中所述反相器將反相信號輸出到所述第三P型晶體管的所述控制電極，所述反相信號具有與來自所述內部邏輯電路的控制信號反相的邏輯電平。