[發明專利]測試系統

在審

• 申請號: 202010844297.5
• 申請日: 2020-08-20
• 公開（公告）號: CN114067903A
• 公開（公告）日: 2022-02-18
• 發明（設計）人: 楊吳德
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 浦彩華;姚開麗

本發明公開了一種測試系統，用以測試待測裝置，測試系統包括測試裝置以及雜訊產生模塊。測試裝置耦接于待測裝置，以形成耦接路徑，并用以通過耦接路徑輸出測試信號至待測裝置。雜訊產生模塊耦接于待測裝置與測試裝置之間的耦接路徑，并用以選擇性地干擾測試信號。本發明的測試系統可在測試時率先篩選出會因為雜訊干擾而運作失效的待測裝置以避免待測裝置在實際應用時因為雜訊干擾失效，且還可根據待測裝置在不同產品中的應用狀況進行客制化的測試。

技術領域

本發明內容是有關于一種測試系統，特別是指一種動態隨機存取存儲器的測試系統。

背景技術

一般來說，動態隨機存取存儲器(dynamic random access memory，DRAM)在實際應用時所接收的信號多少會受到雜訊影響，而用于測試動態隨機存取存儲器的測試信號則會比較完美。如此一來，在測試時，便難以篩選出會因為雜訊干擾而運作失效的產品。在實際應用上失效的產品，可能因而被退貨或給人品質不佳的觀感。因此，有必要解決上述問題。

發明內容

本發明的目的在于提供一種測試系統，其可在測試時率先篩選出會因為雜訊干擾而運作失效的待測裝置以避免待測裝置在實際應用時因為雜訊干擾失效，且還可根據待測裝置在不同產品中的應用狀況進行客制化的測試。

本發明內容的一方面為提供一種測試系統。該測試系統用以測試待測裝置，并包括測試裝置以及雜訊產生模塊。測試裝置耦接于待測裝置，以形成耦接路徑，并用以通過耦接路徑輸出測試信號至待測裝置。雜訊產生模塊耦接于待測裝置與測試裝置之間的耦接路徑，并用以選擇性地干擾測試信號。

在另一實施例中，雜訊產生模塊包括開關元件以及至少一個被動元件，開關元件與至少一個被動元件串聯連接，而開關元件用以導通或斷開雜訊產生模塊與耦接路徑。

在另一實施例中，至少一個被動元件包括電阻，開關元件的兩端分別耦接于耦接路徑與電阻，電阻接收供電電壓、一半的供電電壓或接地電壓，而雜訊產生模塊根據電阻的電阻值來決定對于測試信號的干擾程度。

在另一實施例中，至少一個被動元件還包括電容，電容耦接于開關元件及電阻之間，電容用以在測試系統處于直流測試狀態下時隔離電阻。

在另一實施例中，當開關元件為導通時，測試信號受雜訊產生模塊干擾后傳遞至待測裝置。

在另一實施例中，當開關元件為斷開時，測試裝置所輸出的測試信號直接傳遞至待測裝置。

在另一實施例中，測試系統進一步包括一連接模塊以及承載模塊，其中，承載模塊連接于連接模塊，待測裝置放置于承載模塊上，而測試裝置通過連接模塊與承載模塊耦接于待測裝置。

在另一實施例中，雜訊產生模塊設置于連接模塊上，并位于承載模塊與連接模塊之間。

在另一實施例中，連接模塊包括一第一電路板單元以及連接單元，雜訊產生模塊與連接單元分別設置于第一電路板單元上相對的兩面，而連接單元用以接收測試信號。

在另一實施例中，承載模塊包括第二電路板單元以及插槽單元，第二電路板單元連接于第一電路板單元，使雜訊產生模塊位于承載模塊與連接模塊之間，而插槽單元設置于第二電路板單元，并用以容納待測裝置。

通過雜訊產生模塊的設計，在測試待測裝置時，測試裝置所輸出的測試信號被雜訊產生模塊干擾，使得測試人員能以有如被雜訊干擾般的測試信號進行測試。如此一來，便可在測試時率先篩選出會因為雜訊干擾而運作失效的待測裝置，避免待測裝置在實際應用時因為雜訊干擾失效而被要求退貨或給人品質不佳的觀感。此外，測試人員不僅可選擇要干擾部分或全部的雜訊產生模塊，還可對各個測試信號的干擾程度進行個別的調整，以模擬出待測裝置于不同產品(或商用裝置)中的所面臨的情況。簡言之，本發明的測試系統可根據待測裝置于不同產品中的應用狀況進行客制化的測試。

附圖說明