[發明專利]半導體存儲裝置以及半導體存儲裝置的制造方法

在審

• 申請號: 202010842231.2
• 申請日: 2020-08-20
• 公開（公告）號: CN112530960A
• 公開（公告）日: 2021-03-19
• 發明（設計）人: 野田耕生
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 徐殿軍

實施方式提供一種半導體存儲裝置以及半導體存儲裝置的制造方法，其在以貫穿層疊體的上下方向的方式設置接觸件的區域中，能夠更簡便地阻礙絕緣層向導電層的置換。實施方式的半導體存儲裝置具備：基板；以及層疊體，層疊于基板的上方，層疊體具有第一層疊部和第二層疊部，該第一層疊部交替地層疊有第一絕緣層和第二絕緣層，該第二層疊部交替地層疊有導電層和第一絕緣層，所述半導體存儲裝置具有柱，該柱在第二層疊部內沿著第二層疊部的層疊方向而延伸，并在與多個導電層中的至少一部分的導電層的交叉部形成有存儲單元，第二絕緣層包括含有第一絕緣材料的內側部分、以及含有第二絕緣材料的端面側部分。

相關申請

本申請享受以日本專利申請2019－170525號(申請日：2019年9月19日)為基礎申請的優先權。本申請通過參照該基礎申請而包含基礎申請的全部內容。

技術領域

本發明的實施方式涉及半導體存儲裝置以及半導體存儲裝置的制造方法。

背景技術

在三維NAND存儲器等三維非易失性存儲器的制造工序中，例如將多個絕緣層置換為導電層而形成導電層的層疊體。

而且，由于以在層疊體的上下方向上貫穿的方式配置并使電連接的接觸件通過，因此有時在設置該接觸件的區域中不將層疊體的一部分置換為導電層而原樣地維持絕緣層。

在這種情況下，在該區域中，期望更簡便地阻礙向導電層的置換。

作為用于此的手法，提出了如下方法：形成氮化硅(SiN)膜作為置換對象的絕緣層，在與用于使接觸件通過的區域鄰接地形成的狹縫的內側壁面，將該氮化硅膜氧化而形成氧化硅膜。

然而，在該方法中，難以厚膜化，存在絕緣層被置換為導電層的隱患。

發明內容

本發明的實施方式提供一種半導體存儲裝置以及半導體存儲裝置的制造方法，其在以貫穿層疊體的上下方向的方式設置接觸件的區域中，能夠更簡便地阻礙絕緣層向導電層的置換。

實施方式的半導體存儲裝置具備：基板；以及層疊體，層疊于基板的上方，層疊體具有第一層疊部和第二層疊部，該第一層疊部交替地層疊有第一絕緣層和第二絕緣層，該第二層疊部交替地層疊有導電層和第一絕緣層，所述半導體存儲裝置具有柱，該柱在第二層疊部內沿著第二層疊部的層疊方向而延伸，并在與多個導電層中的至少一部分的導電層的交叉部形成有存儲單元，第二絕緣層包括含有第一絕緣材料的內側部分、以及含有第二絕緣材料的端面側部分。

附圖說明

圖1是表示實施方式的半導體存儲裝置的構成例的、從上方觀察的情況下的概略構成剖面圖。

圖2是圖1的A－A剖面向視圖。

圖3圖1的B－B剖面向視圖。

圖4是半導體存儲裝置的制造方法的第一說明圖。

圖5是半導體存儲裝置的制造方法的第二說明圖。

圖6是半導體存儲裝置的制造方法的第三說明圖。

圖7是半導體存儲裝置的制造方法的第四說明圖。

圖8是半導體存儲裝置的制造方法的第五說明圖。

附圖標記說明

10 半導體存儲裝置

15 絕緣層

BSL 導電層

C3 接觸件

CC 接觸件

CUA 周邊電路形成部

DSC 導電層

HR 柱狀部