[發明專利]橫向擴散晶體管及其制造方法

在審

• 申請號: 202010840847.6
• 申請日: 2020-08-20
• 公開（公告）號: CN112002759A
• 公開（公告）日: 2020-11-27
• 發明（設計）人: 葛薇薇
• 申請（專利權）人: 杰華特微電子（杭州）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;李秀霞

本發明公開一種橫向雙擴散晶體管及其制造方法，該橫向擴散晶體管包括：襯底；位于襯底上表面的漂移區；位于漂移區上部一端的漏區和另一端的體區；位于體區上部且由內到外而相繼設置的源區和體接觸區；位于體區上表面且延伸到漂移區上表面至少一部分的柵極結構，其中，體接觸區在體區內以底部深于源區底部的方式設置，從而使得橫向擴散晶體管的自防護能力加強。

技術領域

本發明涉及半導體技術領域，具體地，涉及一種橫向擴散晶體管及其制造方法。

背景技術

橫向擴散金屬晶體管(laterally-diffused metal-oxide semiconductor，簡稱LDMOS)作為功率半導體器件的一種，顯著特征是其內設置有漂移區來分擔反向電壓，從而具備優良的耐壓特性。

圖1示出現有技術中一種常見的LDMOS器件，參照圖1對該LDMOS器件的具體結構描述如下：該LDMOS器件100屬于N型 LDMOS器件，其包括P型的襯底1和位于襯底1上表面的N型漂移區 2，漂移區2上部的一端具有N+型的漏區3且另一端具有P型的體區4，體區4的上部由內到外而相繼設置有底部齊平的N+型的源區5和P+型體接觸區6，其中，漏區3上表面接漏電極，源區5和體接觸區6的上表面接源電極，體區4的上表面和漂移區2的至少一部分上表面接柵極結構7，柵極結構7上表面連接柵電極。該結構中，體區4的位于源區5 左側的部分為溝道區，且柵電極電壓大于源電極電壓的情況下該溝道導通。

然而，由于LDMOS器件通常應用在大電流大電壓的情況下，因而圖1所示LDMOS器件100導通時，同時會有較多空穴(即多數載流子) 沿著圖中示出的實線箭頭方向由體區4流至體接觸區6，這樣體區4會出現電位被抬起的現象，由此會可能導致漂移區2-體區4-源區5的寄生 NPN誤開啟。寄生NPN誤開啟后，由漏區3經過寄生溝道到源區5形成了經由點劃線箭頭的電流路徑，即漏區3到源區5的導通不受柵源電壓控制，從而使得器件功能失效。

發明內容

鑒于上述問題，本發明的目的在于提供一種橫向擴散晶體管及其制造方法，以改善LDMOS器件的自防護能力。

根據本發明的第一方面，提供了一種橫向擴散晶體管，包括：

襯底；

位于所述襯底上表面的漂移區；

位于所述漂移區上部一端的漏區和另一端的體區；

位于所述體區上部且由內到外而相繼設置的源區和體接觸區，其中，所述體接觸區在所述體區內以底部深于所述源區底部的方式設置；

位于所述體區上表面且延伸到所述漂移區上表面至少一部分的柵極結構。

可選地，所述橫向擴散晶體管還包括：第一摻雜區，其中，

所述第一摻雜區的摻雜類型和所述體接觸區的摻雜類型相同；

所述第一摻雜區位于所述體區內，與所述體區的邊緣留有間隙，并且和所述源區分離設置；

以及，所述第一摻雜區位于所述體接觸區的下方和/或內側，且與所述體接觸區接觸。

可選地，所述第一摻雜區和所述體接觸區皆呈立方體型；

所述第一摻雜區和所述體接觸區在豎直方向上堆疊設置；

且所述第一摻雜區的上表面和所述體接觸區的下表面接觸。

可選地，所述第一摻雜區的內側端以以下任一種方式設置：

所述第一摻雜區的內側端和所述體接觸區的內側端在豎直上齊平；

所述第一摻雜區的內側端位于所述源區下方且設置于所述源區的內側端和外側端之間；