[發明專利]混合標準單元和使用其設計集成電路的方法

在審

• 申請號: 202010840467.2
• 申請日: 2020-08-19
• 公開（公告）號: CN112786581A
• 公開（公告）日: 2021-05-11
• 發明（設計）人: 李庭鎮;金珉修;金雅凜
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/02
• 分類號: H01L27/02;G06F30/392
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種用于集成電路的混合標準單元，所述混合標準單元包括：

半導體襯底；

第一電力軌和第二電力軌，形成在所述半導體襯底上方，其中所述第一電力軌和所述第二電力軌在第一方向上延伸，并且在垂直于所述第一方向的第二方向上順序地布置；以及

高速晶體管區域和在所述第一方向上與所述高速晶體管區域相鄰的低功率晶體管區域，布置在所述第一電力軌和所述第二電力軌之間的行區域中，形成在所述高速晶體管區域中的高速晶體管的操作速度高于形成在所述低功率晶體管區域中的低功率晶體管的操作速度，并且所述低功率晶體管的功耗低于所述高速晶體管的功耗。

2.根據權利要求1所述的混合標準單元，其中，所述高速晶體管區域和所述低功率晶體管區域的邊界對應于在所述第二方向上延伸的有源中斷區域，所述有源中斷區域用于切割晶體管溝道。

3.根據權利要求1所述的混合標準單元，其中，所述高速晶體管的第一溝道寬度大于所述低功率晶體管的第二溝道寬度。

4.根據權利要求1所述的混合標準單元，其中，所述高速晶體管和所述低功率晶體管均被實現為鰭式場效應晶體管FinFET，并且在所述高速晶體管區域中形成的半導體鰭的數量大于在所述低功率晶體管區域中形成的半導體鰭的數量。

5.根據權利要求1所述的混合標準單元，其中，所述高速晶體管和所述低功率晶體管均被實現為多橋溝道場效應晶體管MBCFET，并且其中，在所述高速晶體管中形成的溝道的數量大于在所述低功率晶體管中形成的溝道的數量，或者在所述高速晶體管中形成的溝道的寬度大于在所述低功率晶體管中形成的溝道的寬度。

6.根據權利要求1所述的混合標準單元，其中，所述混合標準單元對應于觸發器，并且所述觸發器中包括的時鐘反相器和輸出驅動器形成在所述高速晶體管區域中。

7.一種用于集成電路的混合標準單元，所述混合標準單元包括：

半導體襯底；

多個電力軌，形成在所述半導體襯底上方，在第一方向上延伸并且在垂直于所述第一方向的第二方向上順序地布置；以及

至少一個高速晶體管區域和至少一個低功率晶體管區域，布置在所述多個電力軌之間的一個或多個行區域中，其中，所述至少一個高速晶體管區域與所述至少一個低功率晶體管區域的一個或多個邊界對應于在所述第二方向上延伸的一個或多個有源中斷區域，形成在所述至少一個高速晶體管區域中的高速晶體管的第一溝道寬度大于形成在所述至少一個低功率晶體管區域中的低功率晶體管的第二溝道寬度。

8.根據權利要求7所述的混合標準單元，其中，所述高速晶體管的操作速度高于所述低功率晶體管的操作速度，并且所述低功率晶體管的功耗低于所述高速晶體管的功耗。

9.根據權利要求7所述的混合標準單元，其中，所述多個電力軌包括在所述第二方向上順序布置的第一電力軌和第二電力軌，以及

其中，所述混合標準單元包括形成在所述第一電力軌和所述第二電力軌之間的行區域中的1比特觸發器。

10.根據權利要求9所述的混合標準單元，其中，所述第一電力軌和所述第二電力軌之間的所述行區域被在所述第一方向上順序布置的第一有源中斷區域、第二有源中斷區域、第三有源中斷區域和第四有源中斷區域劃分，以及

其中，所述第一電力軌和所述第二電力軌之間的所述行區域包括在所述第一方向上順序布置的第一低功率晶體管區域、第一高速晶體管區域和第二高速晶體管區域。

11.根據權利要求10所述的混合標準單元，其中，所述第一低功率晶體管區域包括掃描使能反相器、輸入復用器和主鎖存器，

其中，所述第一高速晶體管區域包括時鐘反相器和從鎖存器，以及

其中，所述第二高速晶體管區域包括輸出驅動器。