[發明專利]一種半導體封裝件及其制備方法

在審

• 申請號: 202010840400.9
• 申請日: 2020-08-20
• 公開（公告）號: CN111710672A
• 公開（公告）日: 2020-09-25
• 發明（設計）人: 劉在福
• 申請（專利權）人: 蘇州通富超威半導體有限公司
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L23/498;H01L21/48;H01L21/60
• 代理公司: 北京志霖恒遠知識產權代理事務所(普通合伙) 11435
• 代理人: 郭棟梁

本申請公開了一種半導體封裝件及其制備方法，其中，該半導體封裝件包括：基板，基板上設置有第一布線層和第二布線層，第一布線層的第一觸點區連接有第一芯片，在第二觸點區和第三觸點區電連接導電柱；在第二布線層的第四觸點區連接有第二芯片；包覆第一芯片及導電柱的第一封裝層，第一封裝層暴露導電柱的背離基板的端面；以及形成于第一封裝層上的再布線金屬層，再布線金屬層其中一面的觸點與導電柱一一對應電連接，另一面的各觸點分別連接接觸件。本申請通過在基板的兩面進行兩個芯片的裝載，并結合BVA和再分配布線層技術，使得本申請的封裝體具有超細間距，更薄的尺寸，以及更強的電路布局靈活性，改善了封裝結構的整合性能和信號傳輸性能。

技術領域

本申請一般涉及半導體制備技術領域，具體涉及一種半導體封裝件及其制備方法。

背景技術

當前AP（Application processor device）封裝件是將存儲器芯片堆疊于邏輯芯片之上，邏輯芯片與儲存器芯片是通過常規的直通模具過孔連接，且邏輯芯片和存儲器芯片上的電路元件之間是通過植入錫球的方式產生電連接（如圖1和圖2所示）。其中，傳統的直通模孔只能使用通孔形成技術和方法，激光鉆孔具有高成本，而且機械鉆孔容易引起通孔位置公差；此外，現有的堆疊方式不僅使得封裝件的尺寸較大，而且在封裝過程中需要附加清洗工藝，例如助焊劑清洗、等離子清洗等，使得制備工藝較為復雜。

發明內容

鑒于現有技術中的上述缺陷或不足，本申請期望提供一種半導體封裝件及其制備方法。

作為本申請的第一方面，本申請提供一種半導體封裝件。

作為優選，所述半導體封裝件包括：

基板，所述基板上設置有第一布線層和第二布線層，所述第一布線層和所述第二布線層分置于所述基板相背的兩面；

所述第一布線層具有第一觸點區、第二觸點區及第三觸點區，所述第一觸點區連接有第一芯片，第一觸點區的觸點與所述第二觸點區的觸點對應電連接，所述第三觸點區與所述第二布線層電連接；在所述第二觸點區和所述第三觸點區的各觸點均電連接導電柱；

所述第二布線層具有第四觸點區及第五觸點區，所述第四觸點區連接有第二芯片，所述第四觸點區的觸點與所述第五觸點區的觸點對應電連接，且所述第五觸點區與所述第一布線層的第三觸點區電連接；

包覆所述第一芯片及所述各導電柱的第一封裝層，所述第一封裝層暴露所述導電柱的背離基板的端面；

形成于第一封裝層上的再布線金屬層，所述再布線金屬層其中一面的觸點與所述導電柱一一對應電連接，另一面的各觸點分別連接接觸件。

作為優選，還包括包覆所述第二芯片的第二封裝層。

作為優選，所述導電柱豎直分布于所述基板的第一布線層的第二觸點區和第三觸點區。

作為優選，所述第一芯片為邏輯芯片，所述第一芯片倒裝于所述基板的第一布線層的第一觸點區。

作為優選，所述第二芯片為存儲器芯片，所述第二芯片正裝于所述基板的第二布線層的第四觸點區。

作為優選，所述接觸件為焊球或導電柱。

作為本申請的第二方面，本申請提供一種如第一方面所述的半導體封裝件的制備方法。

作為優選，所述制備方法包括以下步驟：

在基板上分別形成第一布線層和第二布線層，所述第一布線層和所述第二布線層分置于所述基板相背的兩面，其中，所述第一布線層具有第一觸點區、第二觸點區及第三觸點區，所述第一觸點區的觸點與所述第二觸點區的觸點對應電連接，所述第三觸點區與所述第二布線層電連接；所述第二布線層具有第四觸點區及第五觸點區，所述第四觸點區的觸點與所述第五觸點區的觸點對應電連接，所述第五觸點區與所述第一布線層的第三觸點區電連接；