[發明專利]基于層次化可靠性驗證的單元替換的時序優化設計方法

有效

• 申請號: 202010836466.0
• 申請日: 2020-08-19
• 公開（公告）號: CN112036107B
• 公開（公告）日: 2022-09-13
• 發明（設計）人: 常玉春;劉巖;馬艷華;婁珊珊;楊剛;聶國健;于迪;李欣榮;余昭杰
• 申請（專利權）人: 大連理工大學
• 主分類號: G06F30/337
• 分類號: G06F30/337;G06F30/3315;G06F119/02;G06F119/12
• 代理公司: 大連理工大學專利中心 21200
• 代理人: 劉秋彤;梅洪玉

1.一種基于層次化可靠性驗證的單元替換的時序優化設計方法，其特征在于，步驟如下：

基于一種層次化數字電路可靠性驗證方法中的技術生成退化單元庫，利用該退化單元庫，對電路進行靜態時序分析從而得到時序違背的路徑S；針對路徑S，按照路徑終點到起始點的方向進行單元替換；首先確定路徑S上所有單元的坐標，以及確定路徑S的終點是否為電路的輸出引腳；

如果路徑S的終點是電路的輸出引腳out，則以路徑S的終點的驅動單元m_i為替換的起點，確定驅動單元m_i的輸入輸出引腳及連接到驅動單元m_i輸入輸出引腳的所有線網；計算驅動單元m_i與驅動單元m_i的驅動單元m_j的線長l_{i_pre}，及驅動單元m_i與電路的輸出引腳out的線長l_{i_next}，得到l_{i_pre}與l_{i_next}的和l_i；根據驅動單元m_i的類型和驅動單元m_i對應的標準單元的類型，將多個與驅動單元m_i相同的備用單元m′_i插入到電路布局中，確定所有備用單元m′_i在布局中的坐標；計算每個的備用單元m′_i和驅動單元m_i的驅動單元m_j之間的線長l′_{i_pre}，及每個備用單元m′_i與電路的輸出引腳out的線長l′_{i_next}，得到l′_{i_pre}與l′_{i_next}的和l′_i；從所有備用單元中選出滿足l′_i≤l_i的備用單元，組成備用單元集M′；接著修改電路的網表，即將M'中的每個備用單元分別與驅動單元m_i一一進行替換，產生多個替換后的網表，再利用退化單元庫對替換后的網表進行靜態時序分析，如果有備用單元m′_k使得替換后的電路滿足時序約束，即路徑S的時序松弛值大于0，時序違背路徑發生改變，則選擇m′_k作為最優的備用單元，否則，選擇時序松弛值接近0的備用單元m′_k作為最優的備用單元，刪除其他的備用單元；然后在電路布局中斷開備用單元m′_k的所有引腳連接的線網，將最優備用單元m′_k的引腳連接到對應的驅動單元m_i引腳所連接的線網，完成單元的替換；

如果路徑S的終點是電路的一個單元，以路徑S的終點單元c_i為替換的起點，確定終點單元c_i的輸入輸出引腳及連接到終點單元c_i輸入輸出引腳的所有線網；計算終點單元c_i與終點單元c_i的驅動單元c_j的線長wl_i，根據終點單元c_i的類型和終點單元c_i對應的標準單元的類型，將多個與終點單元c_i相同的備用單元c′_i插入到電路布局中，確定所有備用單元c′_i在布局中的坐標；計算每個備用單元c′_i和終點單元c_i的驅動單元c_j之間的線長wl′_i，從所有備用單元中選出滿足wl′_i≤wl_i的備用單元，組成備用單元集G'；接著修改電路的網表，即將G'中的每個備用單元分別與終點單元c_i一一進行替換，產生多個替換后的電路網表，再利用退化單元庫對替換后的電路網表進行靜態時序分析，如果有備用單元c′_k使得替換后的電路滿足時序約束，即路徑S的時序松弛值大于0，時序違背路徑發生改變，則選擇備用單元c′_k作為最優的備用單元，否則，選擇時序松弛值接近0的備用單元作為最優的備用單元c′_k，刪除其他的備用單元；然后在電路布局中斷開c′_k的所有引腳連接的線網，斷開終點單元c_i所有引腳連接的線網，將最優備用單元c′_k的引腳連接到終點單元c_i引腳所連接的線網，完成單元的替換；

若電路中仍有違背時序的路徑存在，依次按照上述的替換方法對時序違背路徑上的單元進行替換。