[發(fā)明專利]網(wǎng)絡(luò)裝置

在審

• 申請?zhí)枺?/td>: 202010835449.5
• 申請日: 2020-08-19
• 公開（公告）號: CN114079557A
• 公開（公告）日: 2022-02-22
• 發(fā)明（設(shè)計）人: 戴邦鈞;李豫勇
• 申請（專利權(quán)）人: 智邦科技股份有限公司
• 主分類號: H04L7/00
• 分類號: H04L7/00;H04J3/06
• 代理公司: 北京律誠同業(yè)知識產(chǎn)權(quán)代理有限公司 11006
• 代理人: 徐金國

1.一種網(wǎng)絡(luò)裝置，其特征在于，經(jīng)配置以發(fā)送一同步封包至一從屬裝置，其中該同步封包至少包括一時間戳記欄位及一校正欄位，該網(wǎng)絡(luò)裝置包括：

一計數(shù)電路，用以提供一日歷時間TOD；

一通訊晶片，包括一第一端口、一第二端口以及具有一位元數(shù)N的一時間戳電路；以及

一處理器，耦接于該通訊晶片的該第一端口，其中該處理器經(jīng)配置以：

根據(jù)該日歷時間TOD及該位元數(shù)N取得一余數(shù)R；以及

根據(jù)該日歷時間TOD及該余數(shù)R填入該同步封包。

2.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)裝置，其特征在于，該處理器對該日歷時間TOD與該位元數(shù)N進行MOD函數(shù)運算以取得該余數(shù)R。

3.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)裝置，其特征在于，該處理器對該日歷時間TOD與該位元數(shù)N進行相除運算以取得該余數(shù)R及一商數(shù)Q。

4.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)裝置，其特征在于，還包括該第一端口是設(shè)定為一般模式；該第二端口是設(shè)定為透通模式；其中，該處理器將該日歷時間TOD填入該時間戳記欄位以及將該余數(shù)R的補數(shù)-R填入該校正欄位。

5.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)裝置，其特征在于，還包括該第一端口是設(shè)定為一般模式；該第二端口是設(shè)定為透通模式；其中，該處理器將該日歷時間TOD與該第一余數(shù)R1相減后的結(jié)果填入該時間戳記欄位以及將該校正欄位填入0值或空值。

6.根據(jù)權(quán)利要求5所述的網(wǎng)絡(luò)裝置，其特征在于，還包括：

該通訊晶片于接收一延遲請求封包時，記錄一延遲請求封包輸入時間Ti_REQ；

該計數(shù)電路提供一延遲請求封包接收日歷時間TOD_REQ；以及

該處理器經(jīng)配置以：

依據(jù)該延遲請求封包接收日歷時間TOD_REQ與該位元數(shù)N以取得一對應(yīng)的商數(shù)Q_REQ以及一對應(yīng)的余數(shù)R_REQ；以及

依據(jù)該對應(yīng)的商數(shù)Q_REQ、該位元數(shù)N以及該延遲請求封包輸入時間Ti_REQ以產(chǎn)生一延遲回應(yīng)封包。

7.根據(jù)權(quán)利要求6所述的網(wǎng)絡(luò)裝置，其特征在于：

該處理器依該延遲請求封包輸入時間Ti_REQ小于該對應(yīng)的余數(shù)R_REQ時，將該對應(yīng)的商數(shù)Q_REQ加1。

8.一種網(wǎng)絡(luò)裝置，其特征在于，經(jīng)配置以發(fā)送一同步封包至一從屬裝置，該網(wǎng)絡(luò)裝置于產(chǎn)生一第一同步封包的周期中取得一第一日歷時間TOD1、一第一余數(shù)R1以及一第一晶片接收時間Ti1，其中該同步封包至少包括一時間戳記欄位及一校正欄位，該網(wǎng)絡(luò)裝置包括：

一計數(shù)電路，用以于產(chǎn)生該第一同步封包的周期提供該第一日歷時間TOD1及于產(chǎn)生一第二同步封包的周期提供一第二日歷時間TOD2；

一通訊晶片，包括一第一端口、一第二端口以及具有一位元數(shù)N的一時間戳電路，其中該第一端口與該第二端口是設(shè)定為透通模式，且對應(yīng)接收該第一同步封包時取得該第一晶片接收時間Ti1及對應(yīng)接收該第二同步封包時取得一第二晶片接收時間Ti2；以及

一處理器，耦接于該通訊晶片的該第一端口，其中該處理器經(jīng)配置以：

根據(jù)該第二日歷時間TOD2、該第一余數(shù)R1以及該第一晶片接收時間Ti1以填入該第二同步封包。

9.根據(jù)權(quán)利要求8所述的網(wǎng)絡(luò)裝置，其特征在于，該處理器還經(jīng)配置以：

根據(jù)該第二日歷時間TOD2及該位元數(shù)N取得一第二余數(shù)R2；以及

將該第二余數(shù)R2填入該第二同步封包。

10.根據(jù)權(quán)利要求9所述的網(wǎng)絡(luò)裝置，其特征在于，該處理器對該第二日歷時間TOD2與該位元數(shù)N進行MOD函數(shù)運算以取得該第二余數(shù)R2。