[發(fā)明專利]網(wǎng)絡(luò)裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202010835449.5
• 申請(qǐng)日: 2020-08-19
• 公開（公告）號(hào): CN114079557A
• 公開（公告）日: 2022-02-22
• 發(fā)明（設(shè)計(jì)）人: 戴邦鈞;李豫勇
• 申請(qǐng)（專利權(quán)）人: 智邦科技股份有限公司
• 主分類號(hào): H04L7/00
• 分類號(hào): H04L7/00;H04J3/06
• 代理公司: 北京律誠(chéng)同業(yè)知識(shí)產(chǎn)權(quán)代理有限公司 11006
• 代理人: 徐金國(guó)

一種網(wǎng)絡(luò)裝置經(jīng)配置發(fā)送一同步封包至一從屬裝置，同步封包至少包括一時(shí)間戳記欄位及一校正欄位。網(wǎng)絡(luò)裝置包括計(jì)數(shù)電路、通訊晶片及處理器。計(jì)數(shù)電路用以提供一日歷時(shí)間TOD。通訊晶片包括第一端口、第二端口及具有位元數(shù)N的時(shí)間戳電路。處理器耦接于通訊晶片的第一端口。處理器經(jīng)配置以：根據(jù)日歷時(shí)間TOD及位元數(shù)N取得一余數(shù)R；以及根據(jù)日歷時(shí)間TOD及余數(shù)R填入同步封包。如此一來(lái)，即使網(wǎng)絡(luò)裝置的硬件位元數(shù)有限，本案仍可計(jì)算出完整的日歷時(shí)間，大幅降低通訊晶片的制造成本。

技術(shù)領(lǐng)域

本案是有關(guān)于一種網(wǎng)絡(luò)通訊裝置，且特別是有關(guān)于一種提供時(shí)間同步的網(wǎng)絡(luò)裝置。

背景技術(shù)

網(wǎng)絡(luò)時(shí)間協(xié)定(Network Time Protocol,NTP)是運(yùn)用在網(wǎng)絡(luò)裝置之間的時(shí)間同步標(biāo)準(zhǔn)協(xié)定。隨著電子元件的精密度提升，也發(fā)展出更高精確度的時(shí)間同步標(biāo)準(zhǔn)，IEEE 1588的精確時(shí)間協(xié)定(Precision Time Protocol,PTP)因應(yīng)而生。舉例而言，在布署許多網(wǎng)絡(luò)裝置的環(huán)境中，做為主要裝置(Master device)的網(wǎng)絡(luò)交換器可以提供時(shí)鐘信息，透過(guò)在封包中攜帶時(shí)鐘信息來(lái)提供給做為從屬裝置(Slave device)的網(wǎng)絡(luò)裝置，使得從屬裝置可以使用該時(shí)鐘信息來(lái)校正本地時(shí)鐘，達(dá)到與主要裝置的時(shí)鐘同步。

一般來(lái)說(shuō)，網(wǎng)絡(luò)裝置搭載的網(wǎng)絡(luò)晶片內(nèi)建有計(jì)數(shù)器，而計(jì)數(shù)器的位元數(shù)則影響計(jì)數(shù)值的數(shù)值范圍。舉例而言，若計(jì)數(shù)器為32個(gè)位元數(shù)，則表示計(jì)數(shù)器在計(jì)數(shù)4294967296(即2³²)次之后，會(huì)因?yàn)橐缥?overflow)而從0開始重新計(jì)數(shù)。換言之，在精度為1納秒(nanosecond,ns)的時(shí)候，計(jì)數(shù)器只能提供0秒～4.294967295秒此區(qū)間內(nèi)的計(jì)數(shù)值范圍。由于超過(guò)此區(qū)間后計(jì)數(shù)器會(huì)重新計(jì)數(shù)，因此該數(shù)值范圍并無(wú)法提供充足的日歷時(shí)間TOD(Timeof Day)。

另一方面，目前的網(wǎng)絡(luò)裝置，例如網(wǎng)絡(luò)交換器，是透過(guò)諸如媒體存取控制晶片(Media Access Control Chip,MAC Chip)之類的網(wǎng)絡(luò)晶片來(lái)負(fù)責(zé)封包的接收及傳送，因此需仰賴媒體存取控制晶片內(nèi)的時(shí)間戳章計(jì)數(shù)器(timestamp counter)提供的數(shù)值，來(lái)記錄接收及傳送封包的時(shí)間。由于媒體存取控制晶片的時(shí)間戳章計(jì)數(shù)器的位元數(shù)有限，無(wú)法提供充足的日歷時(shí)間，使得在基于精確時(shí)間協(xié)定下，搭載這樣媒體存取控制晶片的網(wǎng)絡(luò)交換器并無(wú)法作為主要裝置(Master device)。

除此之外，網(wǎng)絡(luò)交換器若欲做為主要裝置并執(zhí)行一步驟同步模式(1-StepSynchronization)，則網(wǎng)絡(luò)交換器中搭載的實(shí)體層電路必須具備將發(fā)送時(shí)間填入封包中的能力，因此實(shí)體層電路將有較高的規(guī)格要求，而使得網(wǎng)絡(luò)交換器的成本提高。

依照IEEE1588協(xié)定，一步驟同步模式是指主要裝置只透過(guò)同步封包傳送時(shí)間T1給從屬裝置，無(wú)需再發(fā)出跟隨封包(Follow-up)，請(qǐng)參照?qǐng)D1，其繪示主要裝置100與從屬裝置200操作于一步驟同步模式的示意圖。主要裝置100只需傳送具備時(shí)間T1信息的同步封包(sync)至從屬裝置200，而此時(shí)間T1為主要裝置100傳送同步訊息的傳送時(shí)間。從屬裝置200于時(shí)間T2收到此同步訊息后，于時(shí)間T3傳送延遲請(qǐng)求封包(Delay Request)至主要裝置100。主要裝置100于時(shí)間T4時(shí)收到此延遲請(qǐng)求封包。回應(yīng)此延遲請(qǐng)求封包，主要裝置100會(huì)再次發(fā)送具備時(shí)間(T4)信息的延遲回應(yīng)封包(Delay response)至從屬裝置200。透過(guò)這4個(gè)時(shí)間信息，從屬裝置200可以計(jì)算延遲時(shí)間，并使用此時(shí)間信息來(lái)更新本地時(shí)鐘。一步驟同步模式可以提升時(shí)間更新效率，然而，需要特定硬件規(guī)格才能實(shí)現(xiàn)。

據(jù)此，有必要對(duì)于如何在不增加晶片成本下讓網(wǎng)絡(luò)交換器具有提供一步驟同步模式的能力。

發(fā)明內(nèi)容

發(fā)明內(nèi)容旨在提供本揭示內(nèi)容的簡(jiǎn)化摘要，以使閱讀者對(duì)本案內(nèi)容具備基本的理解。此發(fā)明內(nèi)容并非本揭示內(nèi)容的完整概述，且其用意并非在指出本案實(shí)施例的重要/關(guān)鍵元件或界定本案的范圍。以下將說(shuō)明本案的網(wǎng)絡(luò)裝置及同步方法可使主要裝置不需額外的硬件成本，即可達(dá)成對(duì)從屬裝置之間的一步驟同步。