[發明專利]半導體存儲裝置及其制造方法

在審

• 申請號: 202010824945.0
• 申請日: 2020-08-17
• 公開（公告）號: CN113314538A
• 公開（公告）日: 2021-08-27
• 發明（設計）人: 矢內有美;吉水康人;石田貴士
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

1.一種半導體存儲裝置，具備：

第1半導體層，包含雜質；

積層體，在所述第1半導體層的上方，將絕緣層與導電層交替地積層而構成；

半導體主體，在所述積層體的積層方向貫通所述積層體而到達至所述第1半導體層，且具有所述第1半導體層側的下部區域、及位于所述下部區域上方的上部區域；以及

電荷蓄積部，設置在所述半導體主體與所述導電層之間；

所述半導體主體的所述下部區域的雜質濃度高于該第1半導體層的雜質濃度。

2.根據權利要求1所述的半導體存儲裝置，其中所述下部區域的雜質濃度高于所述半導體主體的所述上部區域的雜質濃度。

3.根據權利要求1或2所述的半導體存儲裝置，其中所述上部區域包含n型雜質及p型雜質這兩者。

4.根據權利要求1或2所述的半導體存儲裝置，其還具備在相對于所述積層方向大致垂直的方向將所述第1半導體層與所述下部區域連接的連接部。

5.根據權利要求4所述的半導體存儲裝置，其中所述連接部的雜質濃度低于所述下部區域的雜質濃度，高于所述第1半導體層的雜質濃度。

6.一種半導體存儲裝置，具備：

第1半導體層，包含雜質；

積層體，在所述第1半導體層的上方，將絕緣層與導電層交替地積層而構成；

半導體主體，在所述積層體的積層方向貫通所述積層體而到達至所述第1半導體層，且具有所述第1半導體層側的下部區域、及位于所述下部區域上方的上部區域；以及

電荷蓄積部，設置在所述半導體主體與所述導電層之間；

所述半導體主體的所述下部區域的雜質濃度高于所述上部區域的雜質濃度，

所述下部區域為n型雜質層，

所述上部區域為包含n型雜質及p型雜質這兩者的半導體層。

7.一種半導體存儲裝置的制造方法，具備：

在襯底上方形成第1犧牲層；

在所述第1犧牲層的上方，將絕緣層與第2犧牲層交替地積層而形成積層體；

形成在所述積層體的積層方向貫通所述第2犧牲層而到達至所述第1犧牲層的孔；

在所述孔的內表面堆積電荷蓄積層的材料；

在所述孔的內表面的所述電荷蓄積層上堆積半導體主體的材料；

在比所述孔的側面更靠該孔的底部較厚地形成第1雜質含有層；

對所述第1雜質含有層進行熱處理；以及

將所述第1雜質含有層去除。

8.根據權利要求7所述的方法，其中在形成所述第1雜質含有層之后，還具備：

在所述孔的側面形成包含與所述第1雜質為相反導電型的第2雜質的第2雜質含有層；以及

在所述第1及第2雜質含有層的熱處理后，將所述第1及第2雜質含有層去除。