[發明專利]半導體結構及其形成方法

在審

• 申請號: 202010815465.8
• 申請日: 2020-08-14
• 公開（公告）號: CN114078747A
• 公開（公告）日: 2022-02-22
• 發明（設計）人: 李艷楠;張艷紅;陳秋穎;陳亮;楊林宏
• 申請（專利權）人: 中芯國際集成電路制造（天津）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/522
• 代理公司: 北京市一法律師事務所 11654
• 代理人: 劉榮娟

本申請提供半導體結構及其形成方法，所述結構包括：半導體襯底，所述半導體襯底表面形成有第一金屬層；第一介質層以及貫穿所述第一介質層且連接所述第一金屬層的第一層間連接結構，所述第一介質層位于所述第一金屬層表面；以此類推，第n介質層以及貫穿所述第n介質層且直接連接第m層間連接結構的第n層間連接結構，所述第n介質層位于第m介質層表面，其中，所述m為n?1，所述n為大于等于二的整數。所述半導體結構中，相鄰兩層層間連接結構直接連接在一起，不需要使用額外的金屬層來電連接，一方面減少相關材料的使用，可以降低成本，減少了金屬層的形成，簡化了工藝，另一方面可提高層間介質層的結構穩定性，從提高器件可靠性。

技術領域

本申請涉及半導體技術領域，尤其涉及一種半導體結構及其形成方法。

背景技術

在半導體器件中，經常需要使用通孔技術來電連接深埋在半導體器件內的有源器件，以便將所述有源器件與外部電源電連接。在一些層間介質層較厚的半導體器件中(尤其是高壓器件)，由于目前的工藝很難實現超高深寬比溝槽的填充，不能采用通孔一次性電連接到位置較深的有源器件，因此會采用多層堆疊的通孔來實現有源器件的電連接。

然而，目前一些半導體器件中，由于所述多層堆疊的通孔之間采用金屬層來電連接，導致金屬材料使用量較大，影響層間介質層的結構穩定，降低了器件可靠性。因此，有必要提供更有效、更可靠的技術方案。

發明內容

本申請提供一種半導體結構及其形成方法，一方面可以降低成本，簡化工藝，另一方面可提高層間介質層的結構穩定性，從提高器件可靠性。

本申請的一個方面提供一種半導體結構的形成方法，包括：提供半導體襯底，所述半導體襯底表面形成有第一金屬層；在所述第一金屬層表面形成第一介質層，在所述第一介質層中形成貫穿所述第一介質層且直接連接所述第一金屬層的第一層間連接結構；以此類推，在第m介質層表面形成第n介質層，在所述第n介質層中形成貫穿所述第n介質層且直接連接第m層間連接結構的第n層間連接結構，其中，所述m為n-1，所述n為大于等于二的整數。

在本申請的一些實施例中，所述第n層間連接結構與所述第m層間連接結構完全對準連接。

在本申請的一些實施例中，所述第m介質層、第n介質層和第一介質層的厚度相同。

在本申請的一些實施例中，所述第一介質層的厚度為4微米至8微米。

在本申請的一些實施例中，所述第一層間連接結構的寬度為0.6微米至1.6微米。

在本申請的一些實施例中，所述第m介質層、第n介質層和第一介質層的總厚度為10微米至30微米。

在本申請的一些實施例中，形成所述第n層間連接結構的方法包括：在所述第n介質層表面形成圖案化的掩膜層，所述圖案化的掩膜層定義第n溝槽的位置；以所述圖案化的掩膜層為掩膜刻蝕所述第n介質層形成第n溝槽，所述第n溝槽完全暴露所述第m層間連接結構，且與所述第m層間連接結構完全對準；在所述第n溝槽中形成所述第n層間連接結構。

在本申請的一些實施例中，形成所述第n層間連接結構的工藝與形成所述第一層間連接結構的工藝相同。

本申請的另一個方面還提供一種半導體結構，包括：半導體襯底，所述半導體襯底表面形成有第一金屬層；第一介質層以及貫穿所述第一介質層且直接連接所述第一金屬層的第一層間連接結構，所述第一介質層位于所述第一金屬層表面；以此類推，第n介質層以及貫穿所述第n介質層且直接連接第m層間連接結構的第n層間連接結構，所述第n介質層位于第m介質層表面，其中，所述m為n-1，所述n為大于等于二的整數。

在本申請的一些實施例中，所述第n層間連接結構與所述第m層間連接結構完全對準連接。

在本申請的一些實施例中，所述第m介質層、第n介質層和第一介質層的厚度相同。