[發明專利]半導體結構的形成方法及半導體結構

在審

• 申請號: 202010814732.X
• 申請日: 2020-08-13
• 公開（公告）號: CN114078777A
• 公開（公告）日: 2022-02-22
• 發明（設計）人: 王凌翔
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108
• 代理公司: 上海晨皓知識產權代理事務所(普通合伙) 31260
• 代理人: 成麗杰

本發明實施例提供一種半導體結構的形成方法及半導體結構，其中，半導體結構的形成方法包括：提供半導體基底，半導體基底中至少包括分立的導電層；在半導體基底上形成分立排布的支撐結構，支撐結構底部包括底部導電層，且支撐結構之間包括電容開口，底部導電層電連接導電層；在支撐結構的側壁形成下電極，下電極電連接底部導電層；形成覆蓋支撐結構頂部、下電極側壁和電容開口底部的電容介質層；形成覆蓋電容介質層的上電極，以構成電容結構。本發明實施例通過形成穩定的支撐結構以形成穩定柱狀電容，提高了形成的電容結構的深寬比，且形成的電容結構穩定不易倒塌，提高了半導體結構的良率。

技術領域

本發明涉及半導體領域，特別涉及一種半導體結構的形成方法及半導體結構。

背景技術

隨著動態隨機存取存儲器(DRAM)特征尺寸持續縮小，形成的電容器的尺寸也在不斷縮小，需要通過形成高身寬比電容器的方式以保證電容器的電容，目前主要通過形成雙面電容的方式來提高電容器的電容，形成高深寬比的雙面電容的過程中，需要刻蝕形成高深寬比的電容孔以形成空心電容柱。

然而發明人發現：形成雙面電容的過程中，若形成的雙面電容的深寬比較大，在刻蝕形成空心電容柱的過程中，電容結構不穩定，容易出現倒塌的現象，且雙面電容的內層電容存在電性不穩定的情況，從而影響半導體結構的良率。

發明內容

本發明實施例提供一種半導體結構的形成方法及半導體結構，通過形成穩定的支撐結構以形成穩定柱狀電容，提高了形成的電容結構的深寬比，且形成的電容結構穩定不易倒塌，提高了半導體結構的良率。

為解決上述技術問題，本發明的實施例提供了一種半導體結構的形成方法，包括：提供半導體基底，半導體基底中至少包括分立的導電層；在半導體基底上形成分立排布的支撐結構，支撐結構底部包括底部導電層，且支撐結構之間包括電容開口，底部導電層電連接導電層；在支撐結構的側壁形成下電極，下電極電連接底部導電層；形成覆蓋支撐結構頂部、下電極側壁和電容開口底部的電容介質層；形成覆蓋電容介質層的上電極，以構成電容結構。

與現有技術形成雙面電容的方式相比，本發明實施例通過在半導體基底上先形成穩定的支撐結構，基于穩定的支撐結構形成柱狀結構的電容結構；由于具有穩定的支撐結構，形成的柱狀電容的高度相比于雙面電容有極大的提高，即柱狀電容具有更大的深寬比；且在形成柱狀電容的過程中，不需要刻蝕形成高深寬比的電容孔，工藝步驟更加簡單，節約成本；由于不需要刻蝕形成高深寬比的電容孔，還保證了形成的電容結構的穩定性；另外，柱狀電容相比于雙面電容，避免了雙面電容的內層電容存在典型不穩定的情況，從而提高了半導體結構的良率。

另外，在半導體基底上形成分立排布的支撐結構的步驟包括：在半導體基底上形成底部導電層；在底部導電層上形成支撐層；圖形化支撐層和底部導電層形成電容開口，剩余的支撐層和底部導電層構成支撐結構。本發明實施例給出的形成穩定的支撐結構的方案。

另外，在半導體基底上形成底部導電層和在底部導電層上形成支撐層的步驟包括：在半導體基底上形成底部導電膜；圖形化底部導電膜，形成貫穿底部導電膜的通孔，剩余底部導電膜作為底部導電層；在底部導電層上形成支撐層，支撐層還填充通孔。本發明實施例給出的一種形成底部導電層的形成方法。

另外，圖形化支撐層形成多個分立的電容開口的步驟包括：在支撐層上依次形成掩膜層和圖形化的光刻膠層；基于光刻膠層，圖形化掩膜層；基于圖形化后的掩膜層，刻蝕支撐層和底部導電層形成電容開口。本發明實施例給出的一種具體形成支撐結構的刻蝕方法。

另外，電容開口至少暴露出每個分立的導電層的部分頂部表面。

另外，支撐層為依次堆疊形成底支撐層和填充層。通過依次堆疊形成的薄層的過程，避免了單次沉積形成厚度較大的薄層，保證形成的薄層的致密性更好，且通過依次堆疊形成的薄層，保證了支撐結構的具有較高的高度，從而增加后續形成的柱狀電容的深寬比。