[發明專利]半導體存儲裝置及其制造方法

在審

• 申請號: 202010799599.5
• 申請日: 2020-08-11
• 公開（公告）號: CN113410247A
• 公開（公告）日: 2021-09-17
• 發明（設計）人: 松岡瞬
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11582
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

本發明的實施方式提供一種能夠提升三維NAND型閃存的可靠性的半導體存儲裝置及其制造方法。本發明的實施方式的半導體存儲裝置具備：第1構造體，交替地堆疊有多個第1導電膜及多個第1絕緣膜；第1柱狀體，分別貫通第1構造體而配置，并在半導體襯底側具有第1外延生長層；以及第2柱狀體，在半導體襯底側具有第2外延生長層；且在第2外延生長層的一部分摻雜有硼。

[相關申請]

本申請享有以日本專利申請2020-46846號(申請日：2020年3月17日)為基礎申請的優先權。本申請通過參照該基礎申請而包含基礎申請的全部內容。

技術領域

本發明的實施方式涉及一種半導體存儲裝置及其制造方法。

背景技術

作為半導體存儲裝置，已知有NAND型閃存。為了使該NAND型閃存大容量化而采用堆疊多個存儲單元的構成的三維NAND型閃存正投入實際使用。在這種堆疊型的三維NAND型閃存中，提升可靠性并提高制造良率成為課題。

發明內容

本發明是能夠提升三維NAND型閃存的可靠性并能夠提高制造良率的半導體存儲裝置及其制造方法。

本實施方式的半導體存儲裝置的特征在于具備：半導體襯底，具有第1區域及第2區域；第1構造體，交替地堆疊有各自跨及第1區域及第2區域而形成的多個第1導電膜及多個第1絕緣膜；第1柱狀體，在第1區域貫通第1構造體而配置，并在半導體襯底側具有第1外延生長層；第2柱狀體，在第2區域貫通第1構造體而配置，并在半導體襯底側具有第2外延生長層；第2構造體，交替地堆疊有各自跨及第1區域及第2區域而形成的多個第2導電膜及多個第2絕緣膜，并形成在第1構造體的與半導體襯底為相反側之側；第3柱狀體，在第1區域貫通第2構造體而配置，并與第1柱狀體相接；以及第4柱狀體，在第2區域貫通第2構造體而配置，并與第2柱狀體相接；且在第2外延生長層的一部分摻雜有硼。

附圖說明

圖1是表示本發明的實施方式的半導體存儲裝置的各要素的配置的立體圖。

圖2是表示本發明的實施方式的半導體存儲裝置的存儲單元區域MCR及引出區域HUR的構成的立體圖。

圖3是說明本發明的實施方式的半導體存儲裝置的制造方法的剖視圖。

圖4是說明本發明的實施方式的半導體存儲裝置的制造方法的剖視圖。

圖5是說明本發明的實施方式的半導體存儲裝置的制造方法的剖視圖。

圖6是說明本發明的實施方式的半導體存儲裝置的制造方法的剖視圖。

圖7是說明本發明的實施方式的半導體存儲裝置的制造方法的剖視圖。

圖8是說明本發明的實施方式的半導體存儲裝置的制造方法的剖視圖。

圖9是說明本發明的實施方式的半導體存儲裝置的剖視圖。

具體實施方式

以下，參照附圖對本實施方式的非易失性半導體存儲裝置進行具體說明。

此外，在以下說明中，對具有大致相同的功能及構成的構成要素標附同一符號，并僅在必要時進行重復說明。另外，以下所示的各實施方式是對用以將該實施方式的技術思想具體化的裝置及方法進行例示，實施方式的技術思想并不將構成零件的材質、形狀、構造、配置等指定為下述內容。實施方式的技術思想可在權利要求書中進行各種變更。

為了使說明更明確，附圖與實際形態相比，有時會示意性地表示各部分的寬度、厚度、形狀等，但僅為一例，并不限定本發明的解釋。在本說明書及各附圖中，對具備與已有附圖相關說明相同的功能的要素，有時會標附同一符號并省略重復說明。