[發明專利]半導體存儲裝置及其制造方法

在審

• 申請號: 202010799599.5
• 申請日: 2020-08-11
• 公開（公告）號: CN113410247A
• 公開（公告）日: 2021-09-17
• 發明（設計）人: 松岡瞬
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11582
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

1.一種半導體存儲裝置，具備：

半導體襯底，具有第1區域及第2區域；

第1構造體，交替地堆疊有各自跨及所述第1區域及所述第2區域而形成的多個第1導電膜及多個第1絕緣膜；

第1柱狀體部，在所述第1區域貫通所述第1構造體而配置，并在所述半導體襯底側具有第1外延生長層；

第2柱狀體部，在所述第2區域貫通所述第1構造體而配置，并在所述半導體襯底側具有第2外延生長層；

第2構造體，交替地堆疊有各自跨及所述第1區域及所述第2區域而形成的多個第2導電膜及多個第2絕緣膜，且形成在所述第1構造體的與所述半導體襯底為相反側之側；

第3柱狀體部，在所述第1區域貫通所述第2構造體而配置，并與所述第1柱狀體部相接；以及

第4柱狀體部，在所述第2區域貫通所述第2構造體而配置，并與所述第2柱狀體部相接；且

在所述第2外延生長層的一部分具有包含硼的含硼區域。

2.根據權利要求1所述的半導體存儲裝置，其中

在所述第1區域，所述第1柱狀體部及所述第3柱狀體部與所述第1導電膜及所述第2導電膜一起發揮作為非易失性存儲器串的功能，

在所述第2區域，所述第1導電膜及所述第2導電膜發揮作為從所述非易失性存儲器串引出的電極的功能。

3.根據權利要求1所述的半導體存儲裝置，其中

所述半導體襯底還具有第3區域，且

所述半導體存儲裝置

在所述第3區域，在所述半導體襯底上還具備晶體管，

在所述晶體管上還具備與所述晶體管的源極、漏極或柵極電連接的第5柱狀體部。

4.根據權利要求1所述的半導體存儲裝置，其中與所述第1柱狀體部的截面面積相比，

所述第2柱狀體部的截面面積較大。

5.根據權利要求1所述的半導體存儲裝置，其中與所述第1柱狀體部的配置密度相比，

所述第2柱狀體部的配置密度較小。

6.根據權利要求1所述的半導體存儲裝置，其中所述含硼區域的硼濃度為1×10¹⁸cm^-3以上。

7.根據權利要求1所述的半導體存儲裝置，其中所述第1外延生長層的硼濃度低于所述含硼區域的硼濃度。

8.一種半導體存儲裝置的制造方法，

在具有第1區域及第2區域的半導體襯底上，以跨及所述第1區域及所述第2區域的方式，形成交替地堆疊有多個第1虛設膜及多個第1絕緣膜的第1構造體，

形成在所述第1區域貫通所述第1構造體而到達所述半導體襯底的第1開口、及在所述第2區域貫通所述第1構造體而到達所述半導體襯底的第2開口，

從所述半導體襯底側進行外延生長，在所述第1開口中形成第1外延生長層，并且在所述第2開口中形成第2外延生長層，

在所述第1外延生長層及所述第2外延生長層的表面分別形成第1阻擋絕緣膜及第2阻擋絕緣膜，

在所述第2外延生長層中摻雜硼，

分別利用第1犧牲膜及第2犧牲膜嵌埋所述第1開口及所述第2開口，

在所述第1開口及所述第2開口分別被第1犧牲膜及第2犧牲膜嵌埋的所述第1構造體上，以跨及所述第1區域及所述第2區域的方式，形成交替地堆疊有多個第2虛設膜及多個第2絕緣膜的第2構造體，

形成在所述第1區域貫通所述第2構造體而到達所述第1犧牲膜的第3開口、及在所述第2區域貫通所述第2構造體而到達所述第2犧牲膜的第4開口，

利用所述第1阻擋絕緣膜及所述第2阻擋絕緣膜保護所述第1外延生長層及所述第2外延生長層，并且通過所述第3開口及所述第4開口將所述第1開口內的所述第1犧牲膜及所述第2開口內的所述第2犧牲膜去除，

在所述第1開口內形成第1柱狀體部，在所述第3開口內形成與所述第1柱狀體部相接的第3柱狀體部，在所述第2開口內形成第2柱狀體部，在所述第4開口內形成與所述第2柱狀體部相接的第4柱狀體部，

將所述多個第1虛設膜、所述多個第2虛設膜去除，在經去除后的部分形成導電膜。