[發明專利]一種循環冗余校驗電路IP核實現系統及方法

在審

• 申請號: 202010790229.5
• 申請日: 2020-08-07
• 公開（公告）號: CN111897674A
• 公開（公告）日: 2020-11-06
• 發明（設計）人: 張宇帆;金永明;楊超;張熠陽;呂毓達
• 申請（專利權）人: 上海富瀚微電子股份有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供的循環冗余校驗電路IP核實現系統包括寄存器配置模塊、預處理模塊、并行模除模塊、輸入位寬控制模塊、輸出和反饋處理模塊；本發明通過輸入位寬控制模塊和預處理模塊對有效數據進行拼接處理，實現了CRC32/16/8算法的兼容，滿足了現代SOC大位寬總線的需求，提高了運算的速度，還支持了一次數據的CRC計算中根據起始地址和數據長度對輸入并行寬度進行8/16/24/32的自適應調節。

技術領域

本發明涉及通信技術領域，特別涉及一種循環冗余校驗電路IP核實現系統及方法。

背景技術

在通信傳輸中，由于宇宙射線輻射、電路抖動等因素的影響，使得通信傳輸出現不期望發生的信號反轉問題。為了降低這些錯誤所帶來的不利影響，在通信傳輸時通常采用數據校驗的方法來發現和/或糾正。

目前，CRC(Cyclic Redundancy Check，循環冗余校驗)作為常用的數據校驗方法廣泛應用于通信系統中。常用的CRC方式包括奇偶校驗和異或校驗，隨著通信的數據量越來越大，此類CRC校驗以其簡單編碼、檢錯能力強、強大的抗干擾能力等優勢廣泛應用于以太網、USB等通信協議中，然而在多位出錯的情況下此類校驗方法容易失效。

所述CRC校驗的基本原理是：發送端將待發數據除以某一特定的CRC生成多項式，得到余數，該余數為CRC校驗碼。發送端將該CRC校驗碼置于所述待發數據之后，并隨待發數據一同發送。接收端將接收到的數據按照與發送端相同的方法，除以同一生成多項式，得到新的CRC校驗碼。將該新CRC校驗碼與原CRC校驗碼進行比較，如果一致，則認為接收的數據序列正確；反之，則認為該數據在傳輸中有差錯(例如反轉)，并要求發送端重新發送。

然而，隨著目前SOC(System On Chip，系統芯片)的集成度越來越高，單一的CRC算法電路已經無法滿足SOC中各種協議的需求，為了解決這個問題，一種方法為：采用軟件編程來實現任意CRC算法，軟件編程常用方法為查表法，查表法在進行大位寬運算時需要十分龐大的存儲空間，占用了較大的表項資源。另一種方法為：CRC的串行電路采用線性反饋移位器LSFR(Linear Feedback Shift Register)，其不需要占用任何獨立的存儲空間，但是其效率十分低下，每周期僅僅能處理1bit的輸入數據，并且初始化狀態還需要8/16/32個周期進行初始化輸入，無法滿足現代SOC大位寬總線的需求。

另外，目前已有的并行CRC算法IP核，在支持CRC算法的參數的同時，也支持并行位寬的調節，但是對于一次CRC計算卻無法提供可變并行位寬的調節，例如，在SOC設備上，有時候數據并不是連續對齊存儲的，例如當需要進行CRC32算法的32bit并行輸入算法時，數據可能為56bit，那么剩余的24bit無法進行計算，只能采用對其的8bit運算寬度來進行運算支持，這樣會顯著拖慢運算速度。

發明內容

本發明的目的在于提供一種循環冗余校驗電路IP核實現系統及方法，以在一次CRC計算時可以提供可變并行位寬的調節，提高運算速度。

為了解決上述問題，本發明提供了一種循環冗余校驗電路IP核實現系統，包括寄存器配置模塊、預處理模塊、并行模除模塊、輸入位寬控制模塊、輸出和反饋處理模塊；

所述寄存器配置模塊，用于將接收到的配置信息配置給所述預處理模塊、并行模除模塊、輸入位寬控制模塊、輸出和反饋處理模塊；

所述輸入位寬控制模塊，用于根據所述配置信息以及每次輸入的有效數據對每次接收到的所述有效數據進行計數，并將每次接收到的所述有效數據的長度以及有效數據傳送結束信號發送給預處理模塊，所述輸入位寬控制模塊還控制預處理模塊對所述有效數據進行拼接處理，控制并行模除模塊進行并行模除運算；

所述預處理模塊，用于根據所述配置信息對有效數據進行處理，并對有效數據進行拼接處理，其中，拼接后的數據包括有效數據和無效數據；