[發明專利]半導體器件及其制作方法

在審

• 申請號: 202010783980.2
• 申請日: 2020-08-06
• 公開（公告）號: CN111968959A
• 公開（公告）日: 2020-11-20
• 發明（設計）人: 胡思平;巴特爾
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 遠明

1.一種半導體器件，其特征在于，包括第一芯片，所述第一芯片包括層疊設置的第一芯片基底和第一互聯鍵合層，所述第一互聯鍵合層內設有至少一個第一金屬層以及至少一個第一附加器件，所述第一金屬層和所述第一芯片基底連接。

2.根據權利要求1所述的半導體器件，其特征在于，所述第一附加器件包括電容器、二極管、電阻器和薄膜晶體管中的至少一個。

3.根據權利要求1所述的半導體器件，其特征在于，所述半導體器件還包括與所述第一芯片鍵合的第二芯片，所述第二芯片包括層疊設置的第二芯片基底和第二互聯鍵合層，所述第二互聯鍵合層內設有至少一個第二金屬層，所述第二金屬層與所述第二芯片基底連接；所述第二互聯鍵合層位于所述第一互聯鍵合層遠離所述第一芯片基底的表面上，且所述第一金屬層和所述第二金屬層連接，所述第一附加器件與所述第一金屬層、和/或所述第二金屬層連接。

4.根據權利要求3所述的半導體器件，其特征在于，所述第一附加器件通過所述第二金屬層中的連接通孔與所述第二金屬層進行連接。

5.根據權利要求3所述的半導體器件，其特征在于，所述第一附加器件設置在所述第一金屬層表面，以與所述第一金屬層進行連接。

6.根據權利要求3所述的半導體器件，其特征在于，所述第二互聯鍵合層內還設有至少一個第二附加器件，所述第二附加器件與所述第二金屬層、和/或所述第一金屬層連接。

7.根據權利要求3所述的半導體器件，其特征在于，所述半導體器件還包括與所述第二芯片鍵合的第三芯片、以及第四互聯鍵合層，所述第三芯片包括層疊設置的第三芯片基底和第三互聯鍵合層，所述第四互聯鍵合層位于所述第三芯片基底和所述第三互聯鍵合層之間。

8.一種半導體器件的制作方法，其特征在于，包括：

提供第一芯片，所述第一芯片包括層疊設置的第一芯片基底和第一互聯鍵合層，所述第一互聯鍵合層內設有至少一個第一金屬層，所述第一金屬層和所述第一芯片基底連接；

在所述第一互聯鍵合層內形成至少一個第一附加器件。

9.根據權利要求8所述的半導體器件的制作方法，其特征在于，所述第一附加器件包括電容器、二極管、電阻器和薄膜晶體管中的至少一個。

10.根據權利要求8所述的半導體器件的制作方法，其特征在于，還包括：

提供第二芯片，所述第二芯片包括層疊設置的第二芯片基底和第二互聯鍵合層，所述第二互聯鍵合層內設有至少一個第二金屬層，所述第二金屬層與所述第二芯片基底連接；

將所述第一互聯鍵合層和所述第二互聯鍵合層相對疊加，以使所述第一芯片和所述第二芯片鍵合，其中，所述第一金屬層和所述第二金屬層連接，所述第一附加器件與所述第一金屬層、和/或所述第二金屬層連接。

11.根據權利要求10所述的半導體器件的制作方法，其特征在于，還包括：在所述第一互聯鍵合層和所述第二互聯鍵合層中制作連接通孔；

當所述第一芯片和所述第二芯片鍵合時，所述第一金屬層和所述第二金屬層通過所述連接通孔進行連接，所述第一附加器件通過所述第二金屬層中的所述連接通孔與所述第二金屬層進行連接。