[發(fā)明專(zhuān)利]一種基于場(chǎng)路耦合的集成電路全波IBIS模型提取方法及裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 202010783521.4
• 申請(qǐng)日: 2020-08-06
• 公開(kāi)（公告）號(hào): CN111737947B
• 公開(kāi)（公告）日: 2020-12-18
• 發(fā)明（設(shè)計(jì)）人: 唐章宏;鄒軍;黃承清;汲亞飛;王芬
• 申請(qǐng)（專(zhuān)利權(quán)）人: 北京智芯仿真科技有限公司
• 主分類(lèi)號(hào): G06F30/398
• 分類(lèi)號(hào): G06F30/398;G06F30/367;G06F30/392
• 代理公司: 深圳市行一知識(shí)產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 44453
• 代理人: 楊賢

本申請(qǐng)實(shí)施例公開(kāi)了一種基于場(chǎng)路耦合的集成電路全波IBIS模型提取方法及裝置。所述方法將多層集成電路簡(jiǎn)化為二維模型，通過(guò)對(duì)多層集成電路版圖的多邊形進(jìn)行對(duì)齊和簡(jiǎn)化處理，對(duì)直流電場(chǎng)模型，對(duì)簡(jiǎn)化的多層集成電路版圖的多邊形進(jìn)行網(wǎng)格細(xì)分，對(duì)交變電磁場(chǎng)模型，對(duì)金屬層?介質(zhì)形成的平行平板場(chǎng)域進(jìn)行識(shí)別并進(jìn)行網(wǎng)格細(xì)分，基于網(wǎng)格細(xì)分建立場(chǎng)域求解方程組，形成集成電路場(chǎng)域求解方程組的總體稀疏矩陣，然后對(duì)集成電路有源部分和無(wú)源部分進(jìn)行場(chǎng)路耦合，計(jì)算多端口的電壓/電流曲線，形成多端口IBIS模型。本申請(qǐng)能根據(jù)用戶不同需求，設(shè)置IC封裝網(wǎng)絡(luò)的IBIS模型提取相關(guān)參數(shù)和仿真參數(shù)，具有IBIS模型的提取完整度高、提取效率高、仿真精確性高的優(yōu)點(diǎn)。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路全波IBIS模型提取技術(shù)領(lǐng)域，尤其涉及一種基于場(chǎng)路耦合的集成電路全波IBIS模型提取方法及裝置。

背景技術(shù)

IBIS（Input/Output Buffer Information Specification）模型，是一種基于電壓/電流（V/I ）曲線的對(duì)輸入/輸出（I/O：Input/Output）BUFFER 快速準(zhǔn)確建模的方法，是反映芯片驅(qū)動(dòng)和接收電氣特性的一種國(guó)際標(biāo)準(zhǔn)，提供一種標(biāo)準(zhǔn)的文件格式來(lái)記錄如驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù)，非常適合做振蕩和串?dāng)_等高頻效應(yīng)的計(jì)算與仿真。IBIS能夠用來(lái)描述IC器件的輸入、輸出和I/O Buffer的行為特性，用來(lái)模擬Buffer和板上電路系統(tǒng)的相互作用。

SPICE（Simulation program with integrated circuit emphasis）是最為普遍的電路級(jí)模擬程序，各軟件廠家提供了Vspice、Hspice、Pspice等不同版本spice軟件，其仿真核心大同小異，都是采用了由美國(guó)加州Berkeley大學(xué)開(kāi)發(fā)的spice模擬算法。SPICE模型是從電路基本元器件（如晶體管、電阻、電容等）出發(fā)，以元器件的工作原理為基礎(chǔ)，基于元器件的模型參數(shù)和模式方程進(jìn)行建模，能夠用數(shù)學(xué)預(yù)測(cè)不同情況下元件的電氣行為。

針對(duì)IC封裝，根據(jù)用戶需求提取封裝設(shè)計(jì)中全部網(wǎng)絡(luò)或部分網(wǎng)絡(luò)的模型，生成標(biāo)準(zhǔn)的IBIS格式的封裝模型。其中，全部網(wǎng)絡(luò)是指整個(gè)封裝的網(wǎng)絡(luò)，即封裝所有管腳形成的網(wǎng)絡(luò)；部分網(wǎng)絡(luò)是指封裝中不同功能模塊對(duì)應(yīng)的網(wǎng)絡(luò)，如電源網(wǎng)絡(luò)，對(duì)應(yīng)封裝所有電源管腳形成的網(wǎng)絡(luò)，信號(hào)網(wǎng)絡(luò)，則是封裝所有信號(hào)管腳形成的網(wǎng)絡(luò)。IBIS模型一般包含兩部分，一部分是Buffer有源模型，另外一部分是Buffer外面的無(wú)源封裝部分。然而，發(fā)明人在實(shí)施本發(fā)明的過(guò)程中發(fā)現(xiàn)，目前，集成電路全波IBIS模型提取中，IC封裝網(wǎng)絡(luò)的IBIS模型提取參數(shù)寬泛固定，且IBIS模型的提取完整度低、提取效率低、仿真精確性差。

發(fā)明內(nèi)容

本申請(qǐng)實(shí)施例提供了一種基于場(chǎng)路耦合的集成電路全波IBIS模型提取方法及裝置，能根據(jù)用戶不同需求，設(shè)置IC封裝網(wǎng)絡(luò)的IBIS模型提取相關(guān)參數(shù)和仿真參數(shù)，具有IBIS模型的提取完整度高、提取效率高、仿真精確性高的優(yōu)點(diǎn)。

第一方面，本申請(qǐng)實(shí)施例提供了一種基于場(chǎng)路耦合的集成電路全波IBIS模型提取方法，所述方法包括：

S1：獲取集成電路無(wú)源部分的多層集成電路版圖信息，設(shè)置IBIS模型提取的相關(guān)參數(shù)和仿真參數(shù)；

S2：將多層集成電路的三維模型簡(jiǎn)化為多層集成電路的二維模型，根據(jù)多層集成電路版圖信息，對(duì)多層集成電路版圖的多邊形進(jìn)行對(duì)齊和簡(jiǎn)化處理；對(duì)直流電場(chǎng)模型，直接對(duì)簡(jiǎn)化后的多層集成電路版圖的多邊形進(jìn)行自適應(yīng)網(wǎng)格細(xì)分，對(duì)交變電磁場(chǎng)模型，根據(jù)多層集成電路版圖多邊形的對(duì)齊和簡(jiǎn)化，對(duì)多層集成電路版圖的金屬層-介質(zhì)形成的平行平板場(chǎng)域進(jìn)行識(shí)別并對(duì)識(shí)別出的平行平板場(chǎng)域進(jìn)行自適應(yīng)網(wǎng)格細(xì)分；根據(jù)多層集成電路版圖在直流電場(chǎng)模型下對(duì)多邊形進(jìn)行的自適應(yīng)網(wǎng)格細(xì)分，以及在交變電磁場(chǎng)模型下對(duì)平行平板場(chǎng)域進(jìn)行的自適應(yīng)網(wǎng)格細(xì)分，對(duì)二維模型采用有限元法建立場(chǎng)域求解方程組，形成集成電路場(chǎng)域求解方程組的總體稀疏矩陣；