[發明專利]存儲器件及其制造方法

在審

• 申請號: 202010782867.2
• 申請日: 2020-08-06
• 公開（公告）號: CN112018128A
• 公開（公告）日: 2020-12-01
• 發明（設計）人: 肖亮;陳赫;伍術;黃詩琪
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11582
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;岳丹丹

本申請公開了一種存儲器件及其制造方法。存儲器件包括:襯底；至少一個硅貫穿接觸結構，貫穿襯底；至少一個背側隔離結構，與硅貫穿接觸結構并列設置，包括貫穿襯底的第一溝槽，位于第一溝槽側壁處的絕緣層和位于第一溝槽內部的導電層，絕緣層將導電層和襯底隔離。本申請通過增大背側隔離結構的第一溝槽的尺寸，在第一溝槽中依次形成絕緣層和導電層的工藝，簡化了形成隔離結構的填充工藝，提升了隔離結構的隔離效果。并且背側隔離結構中在第一溝槽內部填充導電層，使得隔離結構中不單為絕緣層，減少了絕緣材料的使用降低了成本。

技術領域

本發明涉及存儲器技術，更具體地，涉及存儲器件及其制造方法。

背景技術

存儲器件的存儲密度的提高與半導體制造工藝的進步密切相關。隨著半導體制造工藝的特征尺寸越來越小，存儲器件的存儲密度越來越高。三維結構的存儲器件(即，3D存儲器件)包括沿著垂直方向堆疊的多個存儲單元，在單位面積的晶片上可以成倍地提高集成度，并且可以降低成本。

在NAND結構的三維存儲器件中，隨著堆疊層數的增加，制造形成隔離結構的成本高、工藝復雜，并且常導致溝槽隔離效果差。

因此，期待進一步改進存儲器件的隔離結構以提高隔離效果、產品良率和簡化生產工藝。

發明內容

本發明的目的是提供一種改進的存儲器件及其制造方法，提升了存儲器件的穩定性。

根據本發明的一方面，提供一種存儲器件，包括:襯底；至少一個硅貫穿接觸結構，貫穿所述襯底；至少一個背側隔離結構，與所述硅貫穿接觸結構并列設置，包括貫穿所述襯底的第一溝槽以及位于所述第一溝槽內的絕緣層和導電層，其中，所述絕緣層將所述導電層和所述襯底隔離。

可選地，所述硅貫穿接觸結構包括貫穿所述襯底的第二溝槽、位于第二溝槽內的絕緣層和導電層以及位于所述第二襯底表面上的絕緣層，其中，所述絕緣層將所述導電層和所述襯底隔離。

可選地，第一溝槽的寬度小于或者等于所述第二溝槽的寬度。

可選地，所述第一溝槽的寬度為400nm～600nm。

可選地，還包括：背側互連導電層，位于所述硅貫穿接觸結構表面且與所述硅貫穿接觸結構接觸，所述背側互連導電層位于所述襯底表面上方，所述背側互連導電層通過所述硅貫穿接觸結構與所述襯底隔離。

可選地，所述背側互連導電層與所述背側隔離結構之間具有間隔。

可選地，還包括：柵疊層結構，位于所述襯底第一表面；至少一個溝道柱，所述溝道柱貫穿所述柵疊層結構且到達所述襯底中。

可選地，所述第一溝槽貫穿所述柵疊層結構。

根據本發明的一方面，提供一種存儲器件的制造方法，包括：沿襯底第二表面形成貫穿所述襯底的至少一個第一溝槽和至少一個第二溝槽；在所述第一溝槽側壁處、第二溝槽側壁處以及靠近所述第二溝槽的部分襯底的第二表面形成絕緣層；在所述第一溝槽內部、所述第二溝槽內部以及所述絕緣層表面形成導電層，所述第一溝槽內部的絕緣層、導電層形成背側隔離結構，所述第二溝槽內部及其襯底的第二表面的絕緣層、導電層形成硅貫穿接觸結構。

可選地，所述第一溝槽的寬度小于或者等于所述第二溝槽的寬度。

可選地，所述第一溝槽的寬度為400nm～600nm。

可選地，還包括：在所述硅貫穿接觸結構表面形成與所述硅貫穿接觸結構接觸的背側互連導電層，所述背側互連導電層位于所述襯底第二表面上方，所述背側互連導電層通過所述硅貫穿接觸結構與所述襯底隔離。

可選地，所述背側互連導電層與所述背側隔離結構之間設置有間隔。

可選地，還包括：在所述襯底第一表面形成柵疊層結構；形成貫穿所述柵疊層結構且到達所述襯底中的只掃一個溝道柱。