[發(fā)明專利]半導(dǎo)體存儲(chǔ)器裝置和存儲(chǔ)器系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202010780870.0
• 申請日: 2020-08-06
• 公開（公告）號: CN113035261A
• 公開（公告）日: 2021-06-25
• 發(fā)明（設(shè)計(jì)）人: 柳睿信;車相彥;趙誠慧;李起準(zhǔn);李明奎;權(quán)寧天;尹載允
• 申請（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號: G11C29/42
• 分類號: G11C29/42;G06F11/10
• 代理公司: 北京銘碩知識產(chǎn)權(quán)代理有限公司 11286
• 代理人: 張川緒;劉燦強(qiáng)

1.一種半導(dǎo)體存儲(chǔ)器裝置，包括：

存儲(chǔ)器單元陣列，包括結(jié)合到多條字線和多條位線的多個(gè)易失性存儲(chǔ)器單元，存儲(chǔ)器單元陣列包括正常單元區(qū)域和奇偶校驗(yàn)單元區(qū)域；以及

接口電路，包括糾錯(cuò)碼引擎，接口電路被配置為：

在半導(dǎo)體存儲(chǔ)器裝置的寫入操作中：

從外部裝置接收主數(shù)據(jù)和第一奇偶校驗(yàn)數(shù)據(jù)，第一奇偶校驗(yàn)數(shù)據(jù)基于第一糾錯(cuò)碼生成；以及

將主數(shù)據(jù)存儲(chǔ)在正常單元區(qū)域中，并且將第一奇偶校驗(yàn)數(shù)據(jù)存儲(chǔ)在奇偶校驗(yàn)單元區(qū)域中，

在半導(dǎo)體存儲(chǔ)器裝置的讀取操作中：基于從奇偶校驗(yàn)單元區(qū)域讀取的第一奇偶校驗(yàn)數(shù)據(jù)，使用第二糾錯(cuò)碼對從正常單元區(qū)域讀取的主數(shù)據(jù)執(zhí)行糾錯(cuò)碼解碼，以校正主數(shù)據(jù)和第一奇偶校驗(yàn)數(shù)據(jù)中的第一類型的錯(cuò)誤，

其中，第二糾錯(cuò)碼具有與第一糾錯(cuò)碼的奇偶校驗(yàn)矩陣相同的奇偶校驗(yàn)矩陣。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器裝置，其中，接口電路被配置為：將主數(shù)據(jù)和第一奇偶校驗(yàn)數(shù)據(jù)分別存儲(chǔ)在連接到同一字線的同一頁的正常單元區(qū)域和奇偶校驗(yàn)單元區(qū)域中，并且

其中，糾錯(cuò)碼引擎被配置為通過執(zhí)行糾錯(cuò)碼解碼來校正主數(shù)據(jù)和第一奇偶校驗(yàn)數(shù)據(jù)中的一個(gè)中的錯(cuò)誤。

3.根據(jù)權(quán)利要求1或權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器裝置，其中，糾錯(cuò)碼引擎在寫入操作中被配置為：

使用第二糾錯(cuò)碼對主數(shù)據(jù)執(zhí)行糾錯(cuò)碼編碼，以生成第二奇偶校驗(yàn)數(shù)據(jù)；

將第一奇偶校驗(yàn)數(shù)據(jù)和第二奇偶校驗(yàn)數(shù)據(jù)進(jìn)行比較；

基于比較操作的結(jié)果指示第一奇偶校驗(yàn)數(shù)據(jù)與第二奇偶校驗(yàn)數(shù)據(jù)不匹配，將錯(cuò)誤標(biāo)志信號發(fā)送到外部裝置；以及

再次從外部裝置接收主數(shù)據(jù)和第一奇偶校驗(yàn)數(shù)據(jù)。

4.根據(jù)權(quán)利要求1或權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器裝置，

其中，主數(shù)據(jù)包括多個(gè)符號，并且所述多個(gè)符號中的每個(gè)符號包括多個(gè)數(shù)據(jù)位，

其中，第二糾錯(cuò)碼包括多個(gè)列向量，并且所述多個(gè)列向量被劃分為與所述多個(gè)符號對應(yīng)的多個(gè)編碼組，

其中，所述多個(gè)編碼組中的每個(gè)編碼組包括第一子矩陣和第二子矩陣，并且

其中，所述多個(gè)編碼組中的各個(gè)編碼組包括的第一子矩陣彼此相同，并且所述多個(gè)編碼組中的各個(gè)編碼組包括的第二子矩陣彼此不同。

5.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器裝置，其中：

主數(shù)據(jù)包括2的s次冪位的數(shù)據(jù)位，其中，s是等于或大于6的整數(shù)；

所述多個(gè)符號中的每個(gè)符號包括2的(s-3)次冪位的數(shù)據(jù)位；

第一奇偶校驗(yàn)數(shù)據(jù)包括2的(s-2)次冪位的奇偶校驗(yàn)位；并且

第二糾錯(cuò)碼被配置為校正主數(shù)據(jù)的單個(gè)位錯(cuò)誤。

6.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器裝置，其中：

主數(shù)據(jù)包括2的s次冪位的數(shù)據(jù)位，其中，s是等于或大于6的整數(shù)；

所述多個(gè)符號中的每個(gè)符號包括2的(s-3)次冪位的數(shù)據(jù)位；

第一奇偶校驗(yàn)數(shù)據(jù)包括2的(s-2)次冪位的奇偶校驗(yàn)位；并且

第二糾錯(cuò)碼被配置為校正主數(shù)據(jù)的多個(gè)符號之一的多位錯(cuò)誤。

7.根據(jù)權(quán)利要求1或權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器裝置，還包括：

緩沖器裸片，被配置為與外部裝置通信；

多個(gè)存儲(chǔ)器裸片，堆疊在緩沖器裸片上；以及

多個(gè)硅通孔，延伸穿過所述多個(gè)存儲(chǔ)器裸片以連接到緩沖器裸片，

其中，所述多個(gè)存儲(chǔ)器裸片中的每個(gè)存儲(chǔ)器裸片包括存儲(chǔ)器單元陣列，并且

其中，緩沖器裸片包括接口電路，并且接口電路被配置為將主數(shù)據(jù)和第一奇偶校驗(yàn)數(shù)據(jù)存儲(chǔ)在所述多個(gè)存儲(chǔ)器裸片中的一個(gè)存儲(chǔ)器裸片中。

8.根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器裝置，其中，所述多個(gè)存儲(chǔ)器裸片中的每個(gè)存儲(chǔ)器裸片還包括單元核糾錯(cuò)碼引擎，單元核糾錯(cuò)碼引擎包括第三糾錯(cuò)碼，并且第三糾錯(cuò)碼具有與第二糾錯(cuò)碼的奇偶校驗(yàn)矩陣相同的奇偶校驗(yàn)矩陣。