[發明專利]半導體結構及其制作方法

在審

• 申請號: 202010776948.1
• 申請日: 2020-08-05
• 公開（公告）號: CN114068546A
• 公開（公告）日: 2022-02-18
• 發明（設計）人: 盧經文
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 上海晨皓知識產權代理事務所(普通合伙) 31260
• 代理人: 成麗杰

1.一種半導體結構，其特征在于，包括：

基底，所述基底內具有導電接觸區域，所述基底暴露出所述導電接觸區域；位線結構和位于所述位線結構側壁的隔離墻，多個分立的所述位線結構位于所述基底上，所述隔離墻包括至少一層隔離層，所述隔離層包括靠近所述位線結構的第一隔離部和背離所述位線結構的第二隔離部，至少一層所述隔離層的第二隔離部內具有摻雜離子，在具有摻雜離子的所述隔離層中，第二隔離部的硬度大于所述第一隔離部的硬度，或者，所述第二隔離部的介電常數低于所述第一隔離部的介電常數；

電容接觸孔，相鄰所述位線結構之間的所述隔離墻圍成的區域構成所述電容接觸孔，所述電容接觸孔暴露所述導電接觸區域，在平行于所述位線結構的排列方向上，所述電容接觸孔的頂部寬度大于底部寬度。

2.根據權利要求1所述的半導體結構，其特征在于，所述隔離層包括氧化硅層，所述摻雜離子包括氮離子；或者，所述隔離層包括氮化硅層，所述摻雜離子包括氧離子。

3.根據權利要求1所述的半導體結構，其特征在于，所述隔離墻包括依次層疊的第一隔離層和第二隔離層，所述第一隔離層位于所述位線結構和所述第二隔離層之間，所述第一隔離層的第二隔離部內具有第一摻雜離子，所述第一隔離層中第二隔離部的介電常數低于第一隔離部的介電常數，所述第二隔離層的第二隔離部內具有第二摻雜離子，所述第二隔離層中第二隔離部的硬度大于第一隔離部的硬度。

4.根據權利要求1或3所述的半導體結構，其特征在于，在所述隔離墻包括依次層疊的氮化硅層和氧化硅層，氮化硅層位于所述位線結構與氧化硅層之間，所述氮化硅層的第二隔離部內摻雜有氧離子，所述氧化硅層的第二隔離部內摻雜有氮離子。

5.根據權利要求1所述的半導體結構，其特征在于，所述位線結構頂部具有倒角，所述倒角的角度為5°～35°。

6.一種半導體結構的制作方法，其特征在于，包括：

提供基底，所述基底內具有導電接觸區域，所述基底露出所述導電接觸區域；在所述基底上形成多個分立的位線結構，所述位線結構暴露所述導電接觸區域，在平行于所述位線結構排列方向上，所述位線結構的頂部寬度小于底部寬度；

在所述位線結構側壁形成包括至少一層隔離層的隔離墻，相鄰所述位線結構之間的所述隔離墻圍成的區域構成電容接觸孔，所述隔離層包括靠近所述位線結構的第一隔離部和背離所述位線結構的第二隔離部，在形成所述隔離墻的工藝步驟中，對至少一所述隔離層的第二隔離部摻雜摻雜離子，以使所述第二隔離部的硬度大于所述第一隔離部的硬度，或者，以使所述第二隔離部的介電常數低于所述第一隔離部的介電常數。

7.根據權利要求6所述的半導體結構的制作方法，其特征在于，形成所述位線結構的工藝步驟包括：形成多個分立的初始位線結構，在平行于所述初始位線結構排列方向上，所述初始位線結構的頂部寬度大于或等于底部寬度；對所述初始位線結構進行具有刻蝕角度的干法刻蝕工藝，形成頂部具有倒角的所述位線結構，所述倒角的角度與所述刻蝕角度相同，所述倒角的角度為5°～35°。

8.根據權利要求6所述的半導體結構的制作方法，其特征在于，所述隔離層包括氮化硅層或氧化硅層；所述對至少一所述隔離層的第二隔離部摻雜摻雜離子，包括：對氮化硅層的第二隔離部摻雜氧離子，或者，對氧化硅層的第二隔離部的摻雜氮離子。

9.根據權利要求8所述的半導體結構的制作方法，其特征在于，形成所述隔離墻的工藝步驟包括：在所述位線結構側壁形成第一隔離層；對所述第一隔離層的第二隔離部摻雜第一摻雜離子，以使第二隔離部的介電常數低于第一隔離部的介電常數；在所述第一隔離層背離所述第二隔離部的一側形成第二隔離層；對所述第二隔離層的第二隔離部摻雜第二摻雜離子，以使所述第二隔離部的硬度高于第一隔離部的硬度。