[發明專利]半導體結構及半導體結構的形成方法

在審

• 申請號: 202010767243.3
• 申請日: 2020-08-03
• 公開（公告）號: CN114068543A
• 公開（公告）日: 2022-02-18
• 發明（設計）人: 徐亞超
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 孫佳胤

本公開提供一種半導體結構及半導體結構的形成方法。所述半導體結構，包括：襯底；有源區，位于所述襯底中；柵極溝槽，與所述有源區相交并將所述有源區劃分為至少一個源區和兩個漏區，所述源區包括第一摻雜區和所述第一摻雜區下方的第一延伸摻雜區。所述半導體結構能夠改善字線與字線發生干擾的問題。

技術領域

本發明涉及半導體制備領域，尤其涉及半導體結構及半導體結構的形成方法。

背景技術

傳統的動態隨機存取存儲器(DRAM)布局中,一個有源區包含兩個晶體管，兩個字線分別控制兩個晶體管。然而，隨著DRAM的尺寸微縮，導致兩個字線的距離拉近，當同一個有源區其中一個字線在操作時，不可避免的會影響到相鄰字線，甚至導致開啟，即發生字線與字線干擾(WL-WL disturb)錯誤，因此需要改進制程工藝以改善字線與字線發生干擾的問題。

發明內容

本發明提出了一種半導體結構及半導體結構的形成方法，能夠改善字線與字線發生干擾的問題。

為了解決上述技術問題，以下提供了一種半導體結構，包括：襯底；有源區，位于所述襯底中；柵極溝槽，與所述有源區相交并將所述有源區劃分為至少一個源區和兩個漏區，所述源區包括第一摻雜區和所述第一摻雜區下方的第一延伸摻雜區。

可選的，所述第一延伸摻雜區的側面不與所述柵極溝槽的側面接觸，所述第一延伸摻雜區的橫向尺寸小于所述第一摻雜區的橫向尺寸。

可選的，所述第一延伸摻雜區位于所述第一摻雜區中部的下方。

可選的，所述第一延伸摻雜區的橫向尺寸小于所述第一摻雜區的橫向尺寸的1/3。

可選的，所述第一摻雜區與所述第一延伸摻雜區均為軸對稱結構，且所述第一摻雜區與所述第一延伸摻雜區的對稱軸重合。

可選的，所述第一延伸摻雜區在所述襯底中的深度大于所述柵極溝槽在所述襯底中的深度。

可選的，第二摻雜區，所述第二摻雜區為所述有源區中除所述源區和所述漏區之外的區域，所述第二摻雜區摻雜有第二類型離子；所述第一摻雜區和所述第一延伸摻雜區摻雜有第一類型離子；所述第一類型離子不同于所述第二類型離子。

可選的，所述第一類型離子包括P型離子和N型離子中的一種，所述第二類型離子包括P型離子或N型離子中的另一種。

可選的，所述漏區包括第三摻雜區和所述第三摻雜區下方的第二延伸摻雜區。

可選的，字線，位于所述柵極溝槽中。

為了解決上述技術問題，以下還提供了一種半導體結構的形成方法，包括：提供襯底；在所述襯底中形成隔離結構以限定有源區；形成交叉所述有源區的至少兩個柵極溝槽；在所述柵極溝槽之間的所述有源區中形成第一摻雜區和所述第一摻雜區下方的第一延伸摻雜區。

可選的，所述在所述柵極溝槽之間的所述有源區中形成第一摻雜區和所述第一摻雜區下方的第一延伸摻雜區的步驟，包括：在所述襯底上形成具有開口的掩膜層，所述開口位于所述柵極溝槽之間的所述有源區的上方；利用所述開口向所述有源區內注入第一類型離子，形成所述第一摻雜區；在所述開口側壁上形成側壁層；利用具有所述側壁層的開口向所述有源區內注入第一類型離子，形成所述第一延伸摻雜區。

可選的，所述側壁層的厚度不小于所述開口尺寸的1/3。

可選的，所述第一延伸摻雜區在所述襯底中的深度大于所述柵極溝槽在所述襯底中的深度。

可選的，在所述襯底中形成隔離結構以限定有源區之后還包括；對所述有源區進行第二類型離子摻雜；所述第二類型離子與所述第一類型離子類型不同。

可選的，所述第一類型離子包括P型離子和N型離子中的一種，所述第二類型離子包括P型離子或N型離子中的另一種。