[發明專利]大規模集成電路的測試方法及系統

有效

• 申請號: 202010747756.8
• 申請日: 2020-07-30
• 公開（公告）號: CN111624475B
• 公開（公告）日: 2020-11-06
• 發明（設計）人: 楊兵
• 申請（專利權）人: 北京燧原智能科技有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

1.一種大規模集成電路的測試方法，其特征在于，包括：

檢驗人員根據需求規格書中的時鐘和復位需求完成驗證規格書，所述驗證規格書為所述檢驗人員根據需求規格書中的時鐘和復位需求完成的，根據所述驗證規格書生成通用驗證環境；

檢驗人員根據待測電路和電路規格書填寫綁定輸入文件模板，得到綁定輸入文件；

根據所述綁定輸入文件生成綁定組件，檢驗人員執行所述綁定組件，以便所述綁定組件將所述待測電路的電路信息和基于所述電路規格書得到的驗證激勵配置到所述通用驗證環境的檢驗器中，得到完整驗證環境；

啟動參考時鐘；將驗證激勵輸入至所述待測電路和所述綁定組件，以便所述待測電路根據所述驗證激勵產生電路信息，將所述電路信息反饋至所述綁定組件，所述電路信息包括時鐘信號、時鐘使能信號或復位信號的輸出；所述綁定組件用于將所述驗證激勵以及所述待測電路反饋的所述電路信息發送至所述檢驗器；

所述檢驗器根據所述驗證激勵和所述電路信息驗證進行驗證。

2.一種大規模集成電路的測試方法，其特征在于，包括：

在形成電路規格書之前，響應于檢驗人員的第一操作，根據驗證規格書生成通用驗證環境，所述驗證規格書為所述檢驗人員根據需求規格書中的時鐘和復位需求完成的，所述第一操作用于在電子設備中生成通用驗證環境；

在形成電路規格書之后，響應于檢驗人員的第二操作，獲取綁定輸入文件，根據所述綁定輸入文件生成綁定組件，所述第二操作用于根據電路規格書在綁定輸入文件模板中輸入與待測電路吻合的參數，得到綁定輸入文件；

響應于檢驗人員的第三操作，執行所述綁定組件，以便所述綁定組件將待測電路的電路信息和基于所述電路規格書得到的驗證激勵配置到所述通用驗證環境的檢驗器中，得到完整驗證環境；所述第三操作用于控制所述綁定組件將所述待測電路的電路信息和所述基于電路規格書得到的驗證激勵配置到所述通用驗證環境的檢驗器中，得到完整驗證環境；

所述完整驗證環境的包括檢驗器、參考時鐘和綁定組件, 啟動所述參考時鐘；

將所述驗證激勵輸入至所述待測電路和所述綁定組件，以便所述待測電路根據所述驗證激勵產生電路信息，將所述電路信息反饋至所述綁定組件，所述電路信息包括時鐘信號、時鐘使能信號或復位信號的輸出；所述綁定組件用于將所述驗證激勵以及所述待測電路反饋的所述電路信息發送至所述檢驗器；

所述檢驗器根據所述驗證激勵和所述電路信息驗證進行驗證。

3.根據權利要求2所述的方法，其特征在于，所述電路信息為時鐘信號，所述驗證激勵包括所述待測電路的時鐘硬件配置和時鐘軟件配置；所述檢驗器根據所述驗證激勵和所述電路信息驗證進行驗證，包括：

時鐘檢驗器根據所述參考時鐘、時鐘硬件配置和時鐘軟件配置生成一個在上升沿和下降沿時進行計數的待測時鐘計數器；

使用待測時鐘生成一個在上升沿和下降沿時進行計數的參考時鐘計數器；

檢驗所述待測時鐘計數器的實時計數結果與所述參考時鐘計數器的實時計數結果是否相等，得到時鐘信號的驗證結果。

4.根據權利要求2所述的方法，其特征在于，所述電路信息為時鐘使能信號，所述驗證激勵包括所述待測電路的時鐘硬件配置和時鐘軟件配置；所述檢驗器根據所述驗證激勵和所述電路信息驗證進行驗證，包括：

時鐘使能檢驗器根據所述參考時鐘、時鐘硬件配置和時鐘軟件配置檢查所述待測電路反饋的時鐘使能信號是否有效，得到時鐘使能信號的驗證結果。

5.根據權利要求2所述的方法，其特征在于，所述電路信息為復位信號，所述驗證激勵包括復位硬件配置和復位軟件配置，所述檢驗器根據所述驗證激勵和所述電路信息驗證進行驗證，包括：

復位檢驗器根據所述參考時鐘、復位硬件配置和復位軟件配置檢查所述待測電路反饋的復位信號是否有效，得到復位信號的驗證結果。

6.根據權利要求2所述的方法，其特征在于，所述根據所述綁定輸入文件生成綁定組件，包括:

使用自動化腳本將所述綁定輸入文件生成為綁定組件。