[發明專利]多次可編程存儲單元及存儲裝置

有效

• 申請號: 202010744694.5
• 申請日: 2020-07-29
• 公開（公告）號: CN111900172B
• 公開（公告）日: 2022-10-25
• 發明（設計）人: 王煒槐;胡濤;陸陽
• 申請（專利權）人: 杰華特微電子股份有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524
• 代理公司: 杭州鈐韜知識產權代理事務所(普通合伙) 33329
• 代理人: 唐靈;趙杰香

本發明提出了一種多次可編程存儲單元，包括：第一襯底；第一阱，配置于第一襯底上；第二阱，配置于第一阱上；第一電極區，配置于第二阱上；第二電極區，配置于第二阱上；第一柵極，配置于第二阱上，位于第一電極區、第二電極區之間；第三電極區，配置于第二阱上，包括第一子電極區及與其相耦接的第二子電極區，第一、第二子電極區的導電類型不同；第二柵極，配置于第二阱上，位于第二電極區、第二子電極區之間；第三阱，配置于第一阱上；第四電極區，配置于第三阱上，包括第三子電極區及與其相耦接的第四子電極區，第三、第四子電極區的導電類型不同；以及第三柵極，配置于第三阱上，位于第三子電極區、第四子電極區之間，耦接于第一柵極。

技術領域

本發明涉及半導體領域，更具體地，涉及一種多次可編程存儲單元及存儲裝置。

背景技術

MTP(多次可編程存儲單元)是集成電路中常用的技術。該項技術可實現在芯片出廠后的精度調整或客戶定制，并且可以作為芯片的存儲記憶模塊使用。其基本原理是通過捕獲或釋放存儲介質中的電荷，來調整器件的閾值電壓等參數，進而影響輸出的電流值。

現有技術中，雙層多晶硅柵存儲單元是最常用的技術手段。但由于雙層多晶硅結構需要增加掩膜板層數，增加了芯片的成本。

因此，提供一種多次可編程存儲單元及存儲裝置，以降低芯片成本，是本領域亟待解決的問題。

發明內容

有鑒于此，本發明提供了一種多次可編程存儲單元及存儲裝置，解決了現有技術中多次可編程存儲單元的尺寸及成本的技術問題。

一方面，本發明提出了一種多次可編程存儲單元，包括：

一第一襯底；

一第一阱，配置于所述第一襯底上；

一第二阱，配置于所述第一阱上；

一第一電極區，配置于所述第二阱上；

一第二電極區，配置于所述第二阱上；

一第一柵極，配置于所述第二阱上，位于所述第一電極區、所述第二電極區之間；

一第三電極區，配置于所述第二阱上，包括一第一子電極區、與所述第一子電極區相耦接的一第二子電極區，所述第一子電極區與所述第二子電極區的導電類型不同；

一第二柵極，配置于所述第二阱上，位于所述第二電極區、所述第二子電極區之間；

一第三阱，配置于所述第一阱上；

一第四電極區，配置于所述第三阱上，包括一第三子電極區、與所述第三子電極區相耦接的一第四子電極區，所述第三子電極區與所述第四子電極區的導電類型不同；以及

一第三柵極，配置于所述第三阱上，位于所述第三子電極區、所述第四子電極區之間，耦接于所述第一柵極，所述第三柵極與所述第三阱形成控制柵電容。

可選地，所述第三柵極的面積大于所述第一柵極的面積。

可選地，所述第三柵極的面積大于或等于所述第一柵極的面積的10倍。

可選地，所述第一阱為高壓阱。

可選地，所述多次可編程存儲單元包括：

所述第一襯底配置為P型襯底；

所述第一阱配置為高壓N型阱；

所述第二阱配置為P型阱；

所述第三阱配置為P型阱；

所述第一電極區、所述第二電極區配置為N型重摻雜；

所述第一子電極區配置為P型重摻雜、第二子電極區配置為N型重摻雜；以及