[發明專利]低壓降（LDO）電壓調節器電路

在審

• 申請號: 202010743199.2
• 申請日: 2020-07-29
• 公開（公告）號: CN112306130A
• 公開（公告）日: 2021-02-02
• 發明（設計）人: 劉慶;Y·格唐
• 申請（專利權）人: 意法半導體亞太私人有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 董莘

一種低壓降(LDO)電壓調節器電路，包括功率晶體管，該功率晶體管具有被配置為接收控制信號的控制端子和耦合至輸出節點的輸出端子。電流調節回路感測流過功率晶體管的電流并調制控制信號，以使功率晶體管向輸出節點輸出恒定電流。電壓調節回路感測輸出節點處的電壓并調制控制信號，以使功率晶體管將電流輸送到輸出節點，從而調節輸出節點處的輸出電壓。電流調節回路包括連接到功率晶體管的控制端子的雙極晶體管，其中雙極晶體管的基極端子由取決于流經功率晶體管的感測電流與基準之間的差的信號驅動。

技術領域

實施方式總體上涉及低壓降(LDO)電壓調節器電路，并且特別涉及適用于廣泛的充電應用的LDO電壓調節器電路。

背景技術

參考圖1，常規的多模式低壓降(LDO)電壓調節器電路10被配置為支持一種模式下的操作以使電壓調節回路14能夠調節負載16上的電壓的輸送，并且支持另一模式下的操作以使電流調節回路18能夠調節至負載16的電流的輸送。使用由電阻器R1和電阻器R2的串聯連接形成的電阻分壓器來感測負載16處的來自電路10的輸出電壓Vout。電阻分壓器的抽頭節點生成反饋電壓Vfb。電壓比較器電路20將反饋電壓Vfb與輸出基準電壓Vref_out進行比較以生成使能信號En_V，以控制電壓調節回路14的操作的使能。如果反饋電壓Vfb小于輸出基準電壓Vref_out，則使能信號En_V被電壓比較器電路20去斷言(例如，邏輯低)，并且電壓調節回路14被禁用。相反，如果反饋電壓Vfb大于輸出基準電壓Vref_out，則使能信號En_V被電壓比較器電路20斷言(例如，邏輯高)，并且電壓調節回路14被使能。邏輯反相器電路22將使能信號En_V的邏輯狀態反相以生成使能信號En_C，以用于控制電流調節回路18的操作的使能。如果反饋電壓Vfb小于輸出基準電壓Vref_out，則使能信號En_C由邏輯反相器電路22斷言(例如，邏輯高)，并且電流調節回路18被使能。相反，如果反饋電壓Vfb大于輸出基準電壓Vref_out，則使能信號En_C被邏輯反相器電路22去斷言(例如，邏輯低)，并且電流調節回路14被禁用。

功率MOSFET器件24具有耦合在輸入電壓(Vin)節點和輸出電壓(Vout)節點之間并且被控制以向輸出節點提供電流的源極-漏極電流路徑。更具體地，晶體管24的漏極端子耦合至輸入電壓(Vin)節點，并且晶體管24的源極端子耦合至輸出電壓(Vout)節點。晶體管24的柵極端子被配置為接收柵極電壓Vgate。

當被使能信號En_V使能時，電壓調節回路14控制晶體管24以將電流輸送到負載16，以便將輸出電壓Vout調節到使反饋電壓Vfb基本上等于電壓調節基準電壓Vref_vol(其中Vref_outVref_vol)的水平。驅動晶體管24的柵極端子的柵極電壓Vgate由差分電壓放大器30生成，該差分電壓放大器30具有被配置為接收反饋電壓Vfb的第一輸入端(input，輸入)和被配置為接收電壓調節基準電壓Vref_vol的第二輸入端。

當被使能信號En_C使能時，電流調節回路18控制晶體管24向負載16輸送已調節的恒定電流。電流感測電路32感測在晶體管24的源極-漏極路徑中流動的電流的幅度并且生成指示該感測到的電流的幅度的反饋電壓Cfb。驅動晶體管24的柵極端子的柵極電壓Vgate由差分電壓放大器34生成，該差分電壓放大器34具有被配置為接收反饋電壓Cfb的第一輸入端和被配置為接收電流調節基準電壓Vref_cur的第二輸入端。差分電壓放大器34驅動晶體管24，使得反饋電壓Cfb基本上等于電流調節基準電壓Vref_cur。