[發明專利]一種空腔電感結構及其制造方法

在審

• 申請號: 202010736129.4
• 申請日: 2020-07-28
• 公開（公告）號: CN111834528A
• 公開（公告）日: 2020-10-27
• 發明（設計）人: 陳天放;曹立強;徐成;孫鵬
• 申請（專利權）人: 華進半導體封裝先導技術研發中心有限公司
• 主分類號: H01L49/02
• 分類號: H01L49/02
• 代理公司: 上海智晟知識產權代理事務所(特殊普通合伙) 31313
• 代理人: 張東梅

本發明公開了一種空腔電感結構，包括：具有空腔結構的硅襯底；形成于硅襯底上，且位于空腔結構內螺旋電感結構；絕緣層，覆蓋硅襯底的第一表面；銅柱；第一金屬層，電連接至螺旋電感結構的外側端口以及銅柱的第一端；第一介質層，包覆第一金屬層的表面及間隙；第二金屬層，電連接至第一金屬層；第二介質層，包覆第二金屬層的表面及間隙；第三金屬層，電連接至銅柱的第二端；第三介質層，包覆第三金屬層的間隙；以及外接焊球，電連接至第三金屬層。

技術領域

本發明涉及半導體技術領域，特別涉及一種空腔電感結構及其制造方法。

背景技術

近年來,隨著無線通信市場的飛速發展,射頻微波電路在無線個人通訊，無線局域網(WLAN)，衛星通信，汽車電子中得到了廣泛應用。小型化、低造價、低耗能、高性能的片上射頻器件的需求也在不斷地增加。為了滿足低損耗、高集成度的要求,片上集成螺旋電感已成為壓控振蕩器、低噪聲放大器、混頻器以及濾波器等許多通信模塊中的重要元件。

電感的一項重要指標是品質因數(Q)，品質因數越高，電感元件的效率就越高。而品質因數的提高受限于襯底的寄生效應以及電感線本身電阻，因此，當前對片上集成螺旋電感的優化主要有兩種方式，一是減小電感的方塊電阻，另一類就是從襯底入手減小襯底損耗。其中，方塊電阻的減小可以通過增加線圈的厚度或選用電阻率較低的Cu作為線圈金屬等方式實現，而襯底損耗的減小則可以通過選用GaAs或玻璃襯底實現，但GaAs成本較高，而玻璃襯底又容易產生熱膨脹系數不匹配的問題。

硅基集成電路制造成本相對較低,其相對與GaAs基集成電路具有相當大的競爭力。但是硅襯底在高頻下的高損耗限制了硅基射頻電感性能。為了改善硅基電感元件性能,上海卓弘微系統科技有限公司在CN109979912專利中，給出了一種襯底掏空的層疊電感結構及其實現方法，其采用微機械體加工技術在硅襯底上形成多層金屬互連線懸浮結構，如圖1所示，其中，101為螺旋導線；100為襯底；102、104、106、108為介質層；103、103a、103b、103c、105、105a、105b、105c、107、109、111、113為導電層；以及115、115a、115b、115c、117、117a、117b、117c、119、121為導電插塞群。該方法雖然減小了寄生電容的影響，擴展了電感的工作頻帶，大幅度提高了在高頻帶范圍內的性能，但是該結構沒有減少襯底以上部分的介質損耗，同時浪費了襯底空腔區域空間。

發明內容

針對現有技術中的部分或全部問題，本發明一方面提供一種空腔電感結構，包括：

硅襯底，所述硅襯底包括空腔結構；

螺旋電感結構，布置于所述硅襯底上，且位于所述空腔結構內；

絕緣層，所述絕緣層覆蓋所述硅襯底布置有所述螺旋電感結構一側的表面；

銅柱，包括第一銅柱及第二銅柱，所述銅柱貫穿所述硅襯底；

第一金屬層，所述第一金屬層電連接至所述螺旋電感結構的外側端口以及所述銅柱的第一端；

第一介質層，所述第一介質層包覆所述第一金屬層的表面及間隙；

第二金屬層，所述第二金屬層電連接至所述第一金屬層；

第二介質層，所述第二介質層包覆所述第二金屬層的表面及間隙；

第三金屬層，所述第三金屬層電連接至所述銅柱的第二端；

第三介質層，所述第三介質層包覆所述第二金屬層的間隙；以及

外接焊球，所述外接焊球電連接至所述第三金屬層。

進一步地，所述絕緣層的材料為氧化硅。

進一步地，所述螺旋電感結構為四邊形、六邊形或八邊形。