[發明專利]提取電子器件氧化層中負電荷的方法

有效

• 申請號: 202010735198.3
• 申請日: 2020-07-28
• 公開（公告）號: CN111856236B
• 公開（公告）日: 2022-07-12
• 發明（設計）人: 李興冀;楊劍群;呂鋼
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: G01R31/26
• 分類號: G01R31/26;G01N27/414
• 代理公司: 北京隆源天恒知識產權代理有限公司 11473
• 代理人: 胡天人

1.一種提取電子器件氧化層中負電荷的方法，其特征在于，包括以下步驟：

S100、選擇N型半導體材料制備成襯底；

S200、在所述襯底上制備P型外延層；

S300、在所述外延層上形成N⁺源區、N⁺漏區和P⁺阱區；

S400、在所述外延層上生長氧化層；

S500、對所述氧化層進行刻蝕，漏出所述阱區和襯底，在未刻蝕部分制備電極，形成N⁺源極、N⁺漏極和柵極；

S600、將所述源極和漏極接地，柵氧電場保持正偏置，阱區負偏置，襯底負偏置，檢測柵極處的空穴電流；

S700、在偏置過程中，檢測平帶電壓變化，提取氧化物層俘獲負電荷的狀態。

2.根據權利要求1所述的提取電子器件氧化層中負電荷的方法，其特征在于，所述步驟S600中，柵氧電場保持正偏置，強度為+0.1MV/cm至+8MV/cm。

3.根據權利要求2所述的提取電子器件氧化層中負電荷的方法，其特征在于，所述步驟S600中，阱區負偏置，電壓為-1V至-10V，襯底負偏置，電壓為-1.2V至-11V，保持阱區與襯底的偏置電壓差大于等于0.2V。

4.根據權利要求1所述的提取電子器件氧化層中負電荷的方法，其特征在于，所述步驟S100中，所述半導體材料的摻雜濃度大于1e18cm^-3。

5.根據權利要求4所述的提取電子器件氧化層中負電荷的方法，其特征在于，所述步驟S200中，所述外延層的摻雜濃度小于1e18cm^-3。

6.根據權利要求5所述的提取電子器件氧化層中負電荷的方法，其特征在于，所述步驟S300中，所述N⁺源區、N⁺漏區和P⁺阱區的摻雜濃度相等，且所述N⁺源區、N⁺漏區和P⁺阱區的摻雜濃度為所述外延層摻雜濃度的10倍以上。

7.根據權利要求1所述的提取電子器件氧化層中負電荷的方法，其特征在于，所述步驟S100中，所述襯底的厚度為1μm至100μm。

8.根據權利要求7所述的提取電子器件氧化層中負電荷的方法，其特征在于，所述步驟S200中，所述外延層的厚度為5μm至50μm。

9.根據權利要求8所述的提取電子器件氧化層中負電荷的方法，其特征在于，所述步驟S300中，所述N⁺源區的溝道長度為1μm至100μm，溝道寬度為10μm至1000μm，所述N⁺漏區的溝道長度為1μm至100μm，溝道寬度為10μm至1000μm，所述P⁺阱區與所述N⁺漏區之間的距離為1μm至100μm。

10.根據權利要求9所述的提取電子器件氧化層中負電荷的方法，其特征在于，所述步驟S400中，所述氧化物層的厚度為2nm至1000nm。