[發明專利]一種三維存儲器的制造方法

有效

• 申請號: 202010733184.8
• 申請日: 2020-07-27
• 公開（公告）號: CN111883417B
• 公開（公告）日: 2021-07-06
• 發明（設計）人: 李拓;蒲浩;李磊;宋文博
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/306;H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 高潔;張穎玲

本申請實施例公開了一種三維存儲器的制造方法，所述方法包括：提供半導體結構，所述半導體結構上形成有第一溝道孔；在所述第一溝道孔內填充第一半導體層；對所述第一半導體層進行刻蝕；以在所述第一半導體層內形成具有傾斜側壁的溝槽，所述溝槽的頂部開口尺寸大于底部開口尺寸；在所述溝槽內填充第二半導體層；其中，所述第一半導體層為未摻雜半導體層，所述第二半導體層為摻雜半導體層。

技術領域

本申請實施例涉及半導體制造領域，特別涉及一種三維存儲器的制造方法。

背景技術

在3D NAND器件的制造過程中，在形成上層堆疊結構前，需要在下層堆疊結構的溝道孔內填充犧牲層以避免上層堆疊結構塌陷。然而由于溝道孔側壁輪廓和犧牲層的材料等因素的影響，犧牲層的填充過程中容易出現空隙等問題。

發明內容

有鑒于此，本申請實施例為解決現有技術中存在的至少一個問題而提供一種三維存儲器的制造方法。

為達到上述目的，本申請實施例的技術方案是這樣實現的：

第一方面，本申請實施例提供一種三維存儲器的制造方法，所述方法包括：

提供半導體結構，所述半導體結構上形成有第一溝道孔；

在所述第一溝道孔內填充第一半導體層；

對所述第一半導體層進行刻蝕；以在所述第一半導體層內形成具有傾斜側壁的溝槽，所述溝槽的頂部開口尺寸大于底部開口尺寸；

在所述溝槽內填充第二半導體層；

其中，所述第一半導體層為未摻雜半導體層，所述第二半導體層為摻雜半導體層。

在一種可選的實施方式中，所述第一半導體層的表面粗糙度低于所述第二半導體層的表面粗糙度。

在一種可選的實施方式中，所述第一半導體層為未摻雜非晶硅層；

所述第二半導體層為摻雜非晶硅層。

在一種可選的實施方式中，所述填充第一半導體層在第一反應室內執行；所述對所述第一半導體層進行刻蝕，包括：

在所述第一反應室內，通入刻蝕氣體對所述第一半導體層進行原位刻蝕。

在一種可選的實施方式中，在對所述第一半導體層進行刻蝕的步驟中采用的刻蝕氣體包括Cl₂和HCl。

在一種可選的實施方式中，所述對所述第一半導體層進行刻蝕在第二反應室內執行；所述在所述溝槽內填充第二半導體層，包括：

在所述第二反應室內，通入反應氣源和摻雜氣源，在所述溝槽內原位沉積第二半導體層。

在一種可選的實施方式中，所述填充第二半導體層的步驟中采用的摻雜氣源包括磷源或砷源。

在一種可選的實施方式中，所述填充第一半導體層、所述對所述第一半導體層進行刻蝕、以及所述填充第二半導體層在同一反應室內執行。

在一種可選的實施方式中，所述方法還包括：

對所述第二半導體層的上表面進行平坦化處理，以使所述第二半導體層的上表面與所述第一溝道孔的上表面齊平；

在所述半導體結構上形成上層堆疊結構以及與所述第一溝道孔相對應的第二溝道孔。

在一種可選的實施方式中，所述方法還包括：

通過所述第二溝道孔去除所述第一溝道孔內的所述第一半導體層和所述第二半導體層。