[發明專利]一種抑制金屬柵極高度不對稱的工藝方法

在審

• 申請號: 202010729785.1
• 申請日: 2020-07-27
• 公開（公告）號: CN111785621A
• 公開（公告）日: 2020-10-16
• 發明（設計）人: 陳鷺;鄧建寧;何亮亮
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/02;H01L21/8238
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

1.一種抑制金屬柵極高度不對稱的工藝方法，其特征在于，至少包括：

步驟一、提供一半導體結構，該半導體結構包含位于所述襯底上由STI區隔離的NMOS區域和PMOS區域；

步驟二、在所述半導體結構上形成一層間介質層；

步驟三、在所述層間介質層上形成HfO2層；

步驟四、在所述HfO2層上沉積一層摻雜有鎂離子的第一TiN層；

步驟五、去除所述PMOS區域上方的第一TiN層，露出所述PMOS區域上方的所述HfO2層表面，同時保留所述NMOS區域上方的所述第一TiN層；

步驟六、在所述NMOS區域上方的所述第一TiN層上與所述PMOS區域上方的所述HfO2層表面同步沉積一層摻雜有鋁離子的第二TiN層；

步驟七、對所述第一、第二TiN層進行退火處理，使得所述第一TiN層中的鎂離子擴散進入位于所述NMOS區域上方的所述HfO2層中，所述第二TiN層中的鋁離子擴散進入位于所述PMOS區域上方的所述HfO2層中；

步驟八、去除所述第一、第二TiN層，使位于所述NMOS區域上方摻雜了鎂離子的所述HfO2層與位于所述PMOS區域上方摻雜了鋁離子的所述HfO2層的高度一致；

步驟九、在摻雜后的HfO2層上沉積第三TiN層。

2.根據權利要求1所述的抑制金屬柵極高度不對稱的工藝方法，其特征在于：步驟四中在所述HfO2層上沉積一層摻雜有鎂離子的第一TiN層的方法包括：(1)在所述HfO2層上沉積一層TiN層；(2)對該TiN層進行鎂離子摻雜，形成所述第一TiN層。

3.根據權利要求1所述的抑制金屬柵極高度不對稱的工藝方法，其特征在于：步驟四中沉積的所述第一TiN層的厚度為5～20nm。

4.根據權利要求1所述的抑制金屬柵極高度不對稱的工藝方法，其特征在于：步驟四中沉積的所述第一TiN層的方法為原子層沉積法。

5.根據權利要求1所述的抑制金屬柵極高度不對稱的工藝方法，其特征在于：步驟五中去除所述PMOS區域上方的第一TiN層露出所述PMOS區域上方的所述HfO2層表面，同時保留所述NMOS區域上方的所述第一TiN層的方法包括：先在所述第一TiN層上懸涂一層光刻膠，經曝光和顯影定義需要去除第一TiN層的區域，按照顯影后的光刻膠圖形刻蝕所述第一TiN層，將位于所述PMOS區域上方所述第一TiN層去除，露出所述PMOS區域上方的所述HfO2層的上表面。

6.根據權利要求5所述的抑制金屬柵極高度不對稱的工藝方法，其特征在于：步驟五中所述曝光和顯影定義的需要去除第一TiN層的區域與保留所述第一TiN層區域的邊界位于所述STI區上方。

7.根據權利要求1所述的抑制金屬柵極高度不對稱的工藝方法，其特征在于：步驟六中沉積的所述第二TiN層中摻雜有三氧化二鋁。

8.根據權利要求1所述的抑制金屬柵極高度不對稱的工藝方法，其特征在于：步驟六中沉積的所述第二TiN層的厚度為5～20nm。

9.根據權利要求1所述的抑制金屬柵極高度不對稱的工藝方法，其特征在于：步驟六中沉積的所述第二TiN層的方法為原子層沉積法。

10.根據權利要求1所述的抑制金屬柵極高度不對稱的工藝方法，其特征在于：步驟七中對所述第一、第二TiN層進行退火處理的溫度為550～900℃。

11.根據權利要求1所述的抑制金屬柵極高度不對稱的工藝方法，其特征在于：步驟七中對所述第一、第二TiN層進行退火處理退火時間為小于60s。

12.根據權利要求1所述的抑制金屬柵極高度不對稱的工藝方法，其特征在于：該方法還包括步驟十、在所述第三TiN層上形成一層無定型硅。