[發明專利]包括具有可控尾部的非導電膜的半導體封裝

在審

• 申請號: 202010721386.0
• 申請日: 2020-07-24
• 公開（公告）號: CN112825311A
• 公開（公告）日: 2021-05-21
• 發明（設計）人: 金成洙
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/538
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

包括具有可控尾部的非導電膜的半導體封裝。根據一方面的半導體封裝包括：封裝基板；第一半導體芯片，其設置在封裝基板上并且包括第一貫通電極；第二半導體芯片，其層疊在第一半導體芯片上并且具有第二貫通電極；以及非導電膜，其設置在第一半導體芯片和第二半導體芯片之間的接合區中。在接合區的邊緣部分處，第一半導體芯片的邊緣部分基于第二半導體芯片的邊緣部分在橫向方向上凹陷。

技術領域

本公開總體上涉及半導體封裝，更具體地，涉及一種包括具有可控尾部的非導電膜的半導體封裝。

背景技術

最近，已開發半導體封裝以連同小型化和纖薄化實現高性能和大容量。為了實現高性能和大容量，已提出了多個半導體芯片層疊在封裝基板上的結構。

作為示例，在多個半導體芯片通過倒裝芯片接合方法彼此電連接的結構中，為了結構穩定性，不同半導體芯片接合至的凸塊周圍的區域可由各種材料填充。作為填充方法，例如，存在將填充材料注入到不同半導體芯片之間的空間中的底部填充方法、通過將涂覆有非導電糊劑或非導電膜的半導體芯片接合到另一半導體芯片來填充不同半導體芯片之間的空間的方法等。

發明內容

根據本公開的一方面的半導體封裝可包括：封裝基板；第一半導體芯片，其設置在封裝基板上并且包括第一貫通電極；第二半導體芯片，其層疊在第一半導體芯片上并具有第二貫通電極；以及非導電膜，其設置在第一半導體芯片和第二半導體芯片之間的接合區中。在接合區在橫向方向上的邊緣部分處，第一半導體芯片的邊緣部分可基于第二半導體芯片的邊緣部分而在橫向方向上凹陷。

根據本公開的另一方面的半導體封裝可包括：封裝基板；第一半導體芯片，其設置在封裝基板上并具有第一貫通電極；第二半導體芯片，其層疊在第一半導體芯片上并具有第二貫通電極；以及非導電膜，其設置在第一半導體芯片和第二半導體芯片之間的接合區中。在該半導體封裝中，在接合區的邊緣部分處，第一半導體芯片可具有從與非導電膜接觸的第一接合表面在第一半導體芯片的內方向上形成的中空部分。第一接合表面可以是在接合區的中央部分中第一半導體芯片和非導電膜之間的界面。

根據本公開的另一方面的半導體封裝可包括：封裝基板；相同類型的多個半導體芯片，其層疊在封裝基板上以在垂直方向上彼此交疊；以及非導電膜，其設置在層疊的半導體芯片之間的接合區中。在接合區的邊緣部分中，各個半導體芯片可具有從各個半導體芯片的上表面在半導體芯片的內方向上形成的中空部分。

附圖說明

圖1、圖2和圖3是示意性地示出在制造半導體封裝時比較例的層疊半導體芯片的方法的示圖。

圖4A、圖4B和圖4C是示出比較例的在層疊半導體芯片時生成具有各種形狀的非導電膜的尾部的工藝的示意圖。

圖5是示意性地示出根據本公開的比較例的半導體封裝的橫截面圖。

圖6A是示意性地示出根據本公開的實施方式的半導體封裝的橫截面圖，圖6B是圖6A的半導體封裝的區域“A”的放大平面圖。

圖7A是示意性地示出根據本公開的另一實施方式的半導體封裝的橫截面圖，圖7B是圖7A的半導體封裝的區域“B”的放大平面圖。

圖8A是示意性地示出根據本公開的另一實施方式的半導體封裝的橫截面圖，圖8B是圖8A的半導體封裝的區域“C”的放大平面圖。

圖9A是示意性地示出根據本公開的另一實施方式的半導體封裝的橫截面圖，圖9B是圖9A的半導體封裝的區域“D”的放大平面圖。

圖10A是示意性地示出根據本公開的另一實施方式的半導體封裝的橫截面圖，圖10B是圖10A的半導體封裝的區域“E”的放大平面圖。

具體實施方式