[發明專利]半導體器件的隔離的形成方法

在審

• 申請號: 202010719945.4
• 申請日: 2020-07-23
• 公開（公告）號: CN111863705A
• 公開（公告）日: 2020-10-30
• 發明（設計）人: 慎壽范;周娜;李俊杰
• 申請（專利權）人: 中國科學院微電子研究所;真芯（北京）半導體有限責任公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/8242
• 代理公司: 北京蘭亭信通知識產權代理有限公司 11667
• 代理人: 孫峰芳

本發明提供一種半導體器件的隔離的形成方法，所述方法包括：提供襯底，該襯底包括第一區域和第二區域；在襯底上形成圖案化的硬掩膜層；以圖案化的硬掩膜層為掩膜對襯底進行第一次刻蝕，在第一區域形成若干第一溝槽，在第二區域形成若干第二溝槽，第一溝槽的寬度小于第二溝槽的寬度，第一溝槽的深度小于第二溝槽的深度；在圖案化的硬掩膜層的上表面及第一溝槽的底面和第二溝槽的底面形成犧牲層，以犧牲層為掩膜，沿第一溝槽對襯底進行第二次刻蝕，直至第一溝槽的深度與第二溝槽的深度基本相同；去除殘留的犧牲層。本發明能夠減輕硅刻蝕負載效應。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種半導體器件的隔離的形成方法。

背景技術

在半導體襯底上形成淺溝槽隔離(Shallow Trench Isolation，STI)時，光罩局部的開口面積大小會對硅刻蝕的刻蝕速率有很大影響，于是會出現刻蝕負載效應。如圖1所示，在襯底刻蝕過程中，由于圖形的尺寸不同，導致刻蝕深度不同，寬的圖形刻蝕深，窄的圖形刻蝕淺，形成與刻蝕圖形尺寸相關的負載效應。這種負載效應會引起半導體器件的斷層缺陷，因此必須想辦法克服這種與刻蝕圖形尺寸相關的負載效應。

發明內容

為解決上述問題，本發明提供一種半導體器件的隔離的形成方法，能夠減輕硅刻蝕負載效應。

本發明提供一種半導體器件的隔離的形成方法，包括：

提供襯底，所述襯底包括第一區域和第二區域；

在所述襯底上形成圖案化的硬掩膜層；

以圖案化的所述硬掩膜層為掩膜對所述襯底進行第一次刻蝕，在所述第一區域形成若干第一溝槽，在所述第二區域形成若干第二溝槽，所述第一溝槽的寬度小于所述第二溝槽的寬度，所述第一溝槽的深度小于所述第二溝槽的深度；

形成犧牲層，所述犧牲層覆蓋圖案化的所述硬掩膜層的上表面及所述第一溝槽的底面和所述第二溝槽的底面，所述第一溝槽底面的犧牲層的厚度小于所述第二溝槽底面的犧牲層的厚度；

以所述犧牲層為掩膜，沿所述第一溝槽對所述襯底進行第二次刻蝕，直至所述第一溝槽的深度與所述第二溝槽的深度基本相同；

去除殘留的所述犧牲層。

可選地，所述犧牲層為硼磷硅酸鹽玻璃(BPSG)薄膜。

可選地，圖案化的所述硬掩膜層的上表面的犧牲層的厚度為所述第一溝槽底面的犧牲層的厚度為所述第二溝槽底面的犧牲層的厚度為

可選地，采用干法刻蝕工藝對所述襯底進行第一次刻蝕，刻蝕氣體為HBr和O₂的混合氣體。

可選地，沿所述第一溝槽對所述襯底進行第二次刻蝕之前，所述方法還包括：

去除所述第一溝槽底面的犧牲層。

可選地，采用干法刻蝕去除所述第一溝槽底面的犧牲層，刻蝕氣體為包括CF₄和O₂的混合氣體。

可選地，采用干法刻蝕工藝對所述襯底進行第二次刻蝕，刻蝕氣體為HBr和O₂的混合氣體。

可選地，采用濕法刻蝕去除殘留的所述犧牲層。

可選地，所述半導體器件為DRAM。

可選地，所述隔離為淺溝槽隔離，所述第一區域為存儲區，所述第二區域為外圍區。

本發明提供的半導體器件的隔離的形成方法，通過形成一層犧牲層，并將其作為硬掩膜，對刻蝕深度較淺的溝槽進行二次刻蝕，使得開口寬度不同的溝槽能夠具有相同的刻蝕深度，從而減輕了與刻蝕深寬比相關的負載效應。

附圖說明