[發明專利]數據處理方法和數據處理裝置

有效

• 申請號: 202010718480.0
• 申請日: 2015-02-11
• 公開（公告）號: CN112054877B
• 公開（公告）日: 2022-06-10
• 發明（設計）人: 楊文斌;王心遠;王童童
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00;H04B14/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種數據處理方法，其特征在于，包括：

編碼電路通過m個接收端口分別接收來自前向糾錯FEC單元的m個數據流，m為大于1的整數，所述m個接收端口與所述m個數據流一一對應，所述m個數據流包括m×m個數據單元，其中，所述m個數據流中每個數據流包括m個數據單元，所述m×m個數據單元形成m階矩陣A，所述m×m個數據單元分別是所述矩陣A中的m×m個元素，所述矩陣A中的m個1×m的矩陣與所述m個數據流一一對應，所述矩陣A中的m個m×1的矩陣中位于同一個m×1的矩陣中的m個元素在同一時間被所述編碼電路接收，所述矩陣A中的m個1×m的矩陣中位于同一個1×m的矩陣中的m個元素中位于右側的元素先于位于左側的元素被所述編碼電路接收；

所述編碼電路保持所述矩陣A中每行上的1個元素的位置不變并將剩余的m－1個元素分別移動到剩余m－1個行中以形成m階矩陣B，且所述剩余的m－1個元素中的每個元素被移動前和后其分別在所述矩陣A的列數和在所述矩陣B的列數相等，所述矩陣A中的m×m個元素與所述矩陣B中的m×m個元素一一對應；

所述編碼電路通過m個發送端口將所述矩陣B中的m×m個元素分別發送至PAM電路的m個不同電平上進行調制，其中，所述矩陣B中的m個1×m的矩陣和所述PAM電路中的m個不同電平一一對應，所述矩陣B中的m個m×1的矩陣中位于同一個m×1的矩陣中的m個元素同一時間被所述編碼電路發送，所述矩陣B中的m個1×m的矩陣中位于同一個1×m的矩陣中的m個元素中位于右側的元素先于位于左側的元素被所述編碼電路發送；

所述矩陣A中的m×m個元素被表示為，所述矩陣B中的m×m個元素被表示為，i =1,…,m，j=1,…,m；

其中，=，x的取值符合如下約束條件：

當i +k≤m時，x= i+k；當i+km時，x=i+k－m，其中，k為大于等于0且小于m的整數，所述矩陣B中同一行中的m個元素分別對應不同的k的取值；或者

當i－k0時，x=i－k，當i－k≤0時，x=i－k+m，其中，k為大于等于0且小于m的整數，所述矩陣B中同一行中的m個元素分別對應不同的k的取值。

2.根據權利要求1所述的數據處理方法，其特征在于，

所述矩陣B的每一行元素中相鄰兩個元素對應的k的取值相差為1。

3.根據權利要求1或2所述的數據處理方法，其特征在于，還包括：

所述編碼電路通過所述m個接收端口分別接收來自FEC單元的m個數據單元，所述被接收的m個數據單元與所述m個接收端口一一對應，所述被接收的m個數據單元在同一時間被所述編碼電路接收，所述編碼電路接收所述被接收的m個數據單元的時間不同于所述編碼電路接收所述矩陣A中的m個m×1的矩陣中的任意一個m×1的矩陣中的m個數據單元的時間；

所述編碼電路通過所述m個發送端口將所述被接收的m個數據單元分別發送至所述PAM電路的所述m個不同電平上進行調制，所述被接收的m個數據單元與所述m個不同電平一一對應。