[發(fā)明專利]數(shù)據(jù)處理方法和數(shù)據(jù)處理裝置

有效

• 申請?zhí)枺?/td>: 202010718480.0
• 申請日: 2015-02-11
• 公開（公告）號: CN112054877B
• 公開（公告）日: 2022-06-10
• 發(fā)明（設(shè)計）人: 楊文斌;王心遠;王童童
• 申請（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00;H04B14/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明實施例公開了一種數(shù)據(jù)處理方法和數(shù)據(jù)處理裝置，該方法包括：編碼電路接收第一數(shù)據(jù)流和第二數(shù)據(jù)流，所述第一數(shù)據(jù)流包括n×m個數(shù)據(jù)單元，所述第二數(shù)據(jù)流包括n×m個數(shù)據(jù)單元，所述n為大于1的整數(shù)，所述m大于0且為4的整數(shù)倍；所述編碼電路根據(jù)所述第一數(shù)據(jù)流和所述第二數(shù)據(jù)流，獲得第一矩陣，所述第一矩陣包括2n×m個數(shù)據(jù)單元，所述第一矩陣同一行中相鄰兩個數(shù)據(jù)單元來自于不同的數(shù)據(jù)流，所述第一矩陣同一列中相鄰兩個數(shù)據(jù)單元來自不同的數(shù)據(jù)流；所述編碼電路通過2m個端口向脈沖幅度調(diào)制PAM電路發(fā)送所述第一矩陣包括的數(shù)據(jù)單元。

本申請是于2015年2月11日提交中國專利局、申請?zhí)枮镃N 201580067992.2、發(fā)明名稱為“數(shù)據(jù)處理方法和數(shù)據(jù)處理裝置”的中國專利申請的分案申請。

技術(shù)領(lǐng)域

本發(fā)明涉及移動通信領(lǐng)域，尤其涉及一種數(shù)據(jù)處理方法和數(shù)據(jù)處理裝置。

背景技術(shù)

以太網(wǎng)中一種常用的調(diào)制技術(shù)是脈沖幅度調(diào)制(英文：pulse amplitudemodulation，縮寫：PAM)。下面以PAM-4電路為例對PAM電路的工作流程進行描述。PAM-4電路接收鏈路0發(fā)送的數(shù)據(jù)和鏈路1發(fā)送的數(shù)據(jù)，并將鏈路0發(fā)送的數(shù)據(jù)調(diào)制到2⁰對應(yīng)的電平(level)上，將鏈路1發(fā)送的數(shù)據(jù)調(diào)制到2¹對應(yīng)的電平上。在某一時間，每條鏈路發(fā)送的數(shù)據(jù)為0或者1。因此，PAM-4電路對鏈路0和鏈路1發(fā)送的四種數(shù)據(jù)00、01、10以及11分別進行調(diào)制得到脈沖信號的幅度分別為0、1、2以及3。PAM-4電路將得到脈沖信號發(fā)送至接收端。接收端接收到脈沖信號后對接收到的脈沖信號進行解調(diào)得到數(shù)據(jù)00、01、10以及11中的一種，并將解調(diào)得到的數(shù)據(jù)通過兩條鏈路分別發(fā)送到兩個前向糾錯(英文：forward errorcorrection，縮寫：FEC)電路中。

然而，脈沖信號傳輸?shù)浇邮斩说膫鬏斶^程中有可能出現(xiàn)誤碼。另外，在不同的鏈路上傳輸?shù)臄?shù)據(jù)對應(yīng)的誤碼率可能不同。因此，接收端需要為不同的鏈路配置不同的FEC電路，從而對在不同的鏈路上傳輸?shù)臄?shù)據(jù)分別進行糾錯。例如，對于誤碼率較高的數(shù)據(jù)，使用相對復(fù)雜的FEC電路進行糾錯。對于誤碼率較低的數(shù)據(jù)，使用相對簡單的FEC電路進行糾錯。以上導(dǎo)致實現(xiàn)復(fù)雜度較高。

發(fā)明內(nèi)容

本發(fā)明實施例提供了一種數(shù)據(jù)處理方法，可以使用具有相同的規(guī)格的多個FEC電路分別對接收到的多個數(shù)據(jù)流進行糾錯，從而有助于降低實現(xiàn)復(fù)雜度。

第一方面，提供一種數(shù)據(jù)處理方法，包括：

編碼電路通過m個接收端口分別接收m個數(shù)據(jù)流，m為大于1的整數(shù)，所述m個接收端口與所述m個數(shù)據(jù)流一一對應(yīng)，所述m個數(shù)據(jù)流包括m×m個數(shù)據(jù)單元，其中，所述m個數(shù)據(jù)流中每個數(shù)據(jù)流包括m個數(shù)據(jù)單元，所述m×m個數(shù)據(jù)單元形成m階矩陣A，所述m×m個數(shù)據(jù)單元分別是所述矩陣A中的m×m個元素，所述矩陣A中的m個1×m的矩陣與所述m個數(shù)據(jù)流一一對應(yīng)，所述矩陣A中的m個m×1的矩陣中位于同一個m×1的矩陣中的m個元素在同一時間被所述編碼電路接收，所述矩陣A中的m個1×m的矩陣中位于同一個1×m的矩陣中的m個元素中位于右側(cè)的元素先于位于左側(cè)的元素被所述編碼電路接收；

所述編碼電路保持所述矩陣A中每行上的1個元素的位置不變并將剩余的m－1個元素分別移動到剩余m－1個行中以形成m階矩陣B，且所述剩余的m－1個元素中的每個元素被移動前和后其分別在所述矩陣A的列數(shù)和在所述矩陣B的列數(shù)相等，所述矩陣A中的m×m個元素與所述矩陣B中的m×m個元素一一對應(yīng)；

所述編碼電路通過m個發(fā)送端口將所述矩陣B中的m×m個元素分別發(fā)送至PAM電路的m個不同電平上進行調(diào)制，其中，所述矩陣B中的m個1×m的矩陣和所述PAM電路中的m個不同電平一一對應(yīng)，所述矩陣B中的m個m×1的矩陣中位于同一個m×1的矩陣中的m個元素同一時間被所述編碼電路發(fā)送，所述矩陣B中的m個1×m的矩陣中位于同一個1×m的矩陣中的m個元素中位于右側(cè)的元素先于位于左側(cè)的元素被所述編碼電路發(fā)送。